发明名称 半导体封装电路板之结构及其制法
摘要 一种半导体封装电路板之结构及其制法,系包括:提供一具有第一及第二表面之核心板;于该核心板之预定形成开口的部位周围形成复数条贯穿第一及第二表面之沟槽,且相邻两沟槽之间的邻接处无接续而形成一连接部,而在该预定形成开口的部位内构成一待移除板;于该核心板的表面及沟槽内的侧壁面形成一金属层,经图案化制程以形成一具有接地环及复数个电性连接垫与焊球垫之图案化金属层;于该图案化金属层表面形成一图案化之绝缘保护层以露出接地环及电性连接垫与焊球垫,以于该接地环及电性连接垫与焊球垫表面形成一金属保护层;以及于该沟槽之间的连接部进行钻孔,以在该核心板形成一开口,并使该开口之角落处无该图案化金属层。俾可藉由一简化制程形成金属保护层以保护该电路板不受环境之氧化而损坏,并提供良好之遮蔽效果。
申请公布号 TW200709453 申请公布日期 2007.03.01
申请号 TW094129049 申请日期 2005.08.25
申请人 全懋精密科技股份有限公司 发明人 黄文显;周保宏
分类号 H01L31/0203(2006.01) 主分类号 H01L31/0203(2006.01)
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号