| 主权项 |
1.一种含桥接组态电路之虚拟记忆体装置,其系于 SOC整合装置内,利用小于10%Die Size之桥接组态电路 含非挥发性XIP随机存取记忆体,连接搭载高效率之 记忆体桥接电路,使其该新架构之虚拟记忆体装置 ,于运用在携带式行动装置之内部时,利于提升携 带式行动装置之开机速率、MMI初始化、无线基地 台的网路搜寻及无线基地台的网路协定之效能,且 又可减低整体记忆体之成本; 其该新架构之虚拟记忆体装置,于内部系搭载有 NAND快闪记忆体、XIP非挥发性随机存取记忆体介面 、可程式MIF记忆体介面桥接器、挥发性XIP随机记 忆体之SOC整合应用系统介面,其主要系将未包含MCU 系统控制介面之虚拟记忆体以硬体模拟之方式,将 其新架构之MCU系统控制介面架构成为最佳化之系 统效能; 再者,NAND快闪记忆体之档案系统内,含有分页失效 机制之位址对应功能,及与无内部分页失效管理之 功能管理,俾使当携带式行动装置之程式码,于载 入NAND快闪记忆体之应用程式时,能在SOC整合装置 之内部,拥有最高密度记忆体涵盖空间; 又该SOC整合装置内具存有RISC可携式程式或资料档 案,且该挥发性XIP随机记忆体亦具备有一些可执行 程式的虚拟记忆体装置,因此当携带式行动装置电 源于不足时,不至于产生可携式档案格式之流失。 2.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,其该可程式MIF记忆体介面桥 接器及XIP非挥发性随机存取记忆体,系可藉由软体 之设定进一步设为MRAM记忆体、DDR记忆体、NAND快 闪记忆体、NOR记忆体及相关具高密度之系统模拟 记忆介面者。 3.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,其该可程式MIF记忆体介面桥 接器进一步提供暂存器用来设定系统记忆体介面 之记忆体设备及记忆体型态。 4.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,其该可程式MIF记忆体介面桥 接器进一步提供暂存器用来设定NAND快闪记忆体或 XIP非挥发性随机存取记忆体之作业系统启动。 5.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,其该可程式MIF记忆体介面桥 接器结合运用小于10%Die Size之桥接组态电路含非 挥发性XIP随机存取记忆体,并利用MRAM记忆体及档 案系统管理技术进一步提供NAND快闪记忆体之高可 靠度作业系统启动,防止档案系统作业系统启动档 案及档案系统控制表因NAND快闪记忆体特性而损坏 并延长整体系统的寿命。 6.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,该桥接组态电路含非挥发性 XIP随机存取记忆体,可以运用MRAM记忆体特性、档 案区段写读次数记录Sector W/R Count、EDC Count记录及 整体记忆体剩余储存容量进一步提供NAND快闪记忆 体之预估资料储存体老化常数,提供档案系统统控 制NAND快闪记忆体储存系统的寿命并优化整体系统 的最重要资料的寿命,并提供使用者知道储存系统 余储存容量及记忆体储存系统的寿命的资料以利 使用者了解。 7.如申请专利范围第1项所述之一种含桥接组态电 路之虚拟记忆体装置,该桥接组态电路含非挥发性 XIP随机存取记忆体装置,也可以转成嵌入式ASIC运 用于MCU,使它的优点能结合携带式无线行动装置之 MCU发挥同样功能及降低携带式无线行动装置之系 统成本。 图式简单说明: 第一图系本发明之系统方块图一。 第二图系本发明之系统实施例图一。 第三图系本发明之系统实施例图二。 第四图系本发明之系统实施例图三。 |
