发明名称 |
半导体器件以及其制作方法 |
摘要 |
本发明的目的是不通过形成侧壁间隔并不增加工艺数量,而以自对准方式提供至少具有一个LDD区域的TFT。在本发明中,将提供有由衍射光栅图案或半透明膜构成的具有光强度降低功能的辅助图案的光掩模或中间掩模适用于栅电极形成用光蚀刻工艺中,形成包括厚度厚的区域和在其一边上的比所述区域更薄的区域的左右不对称的抗蚀剂图案;形成具有台阶结构的栅电极;将杂质元素经过栅电极的厚度薄的区域添加到半导体层,而以自对准方式形成LDD区域。 |
申请公布号 |
CN1877799A |
申请公布日期 |
2006.12.13 |
申请号 |
CN200610091544.9 |
申请日期 |
2006.06.07 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
大沼英人;物江滋春;山崎舜平 |
分类号 |
H01L21/336(2006.01);H01L21/84(2006.01);H01L27/12(2006.01);H01L29/78(2006.01) |
主分类号 |
H01L21/336(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
沈昭坤 |
主权项 |
1.一种半导体器件的制造方法,包括以下步骤:在半导体层上形成绝缘膜;在所述绝缘膜上形成导电膜;通过使用具有衍射光栅图案或半透明部分的光掩模或中间掩模(reticle),在所述导电膜上形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的抗蚀剂图案;选择性地蚀刻所述导电膜来形成包括厚度厚的第一区域和在其一边的比所述第一区域薄的第二区域的栅电极;通过使用所述栅电极的厚度厚的第一区域和厚度薄的第二区域作为掩模来将杂质元素添加到所述半导体层中,以在所述半导体层的与所述栅电极重叠的沟道形成区域两边上形成第一杂质区域;将杂质元素经过所述栅电极的厚度薄的第二区域来添加到所述半导体层中,以在所述半导体层的与所述栅电极的厚度薄的第二区域重叠的区域中形成第二杂质区域。 |
地址 |
日本神奈川县 |