| 主权项 |
1.一种具快速前瞻路径编码装置,系可于调变编码之前瞻路径运算程序中,藉由状态(state)、路径(path)和编码特性之筛选条件,来简化路径的实际运算量,以达到降低硬体成本及提升整体执行效率的目的,该装置包含:一资料字编码器,用以将输入之一资料字转换成为对应一个以上候选数码字输出,同时输出各该候选数码字之一数位累加値及一奇偶特性値;一数码字记忆体,在筛选后负责储存一个以上保留数码字及对应各该保留数码字之保留路径数位累加値,并于输出一最佳编码数码字后,对该数码字记忆体进行路径更新的程序;一数位累加値计算器,包含:一候选路径数位累加値计算器,用以根据各该候选数码字之该数位累加値及该奇偶特性値计算各该候选路径数位累加値;及一候选路径数位累加値之绝对値总和计算器,用以接收各该候选路径数位累加値,计算各该候选路径数位累加値之绝对値总和;一保留路径筛选器,用以根据一第一筛选条件对所接收之各该候选路径数位累加値之绝对値总合进行筛选,以自所接收之各该候选数码字中决定各该保留数码字;及一最佳路径筛选器,用以根据一第二筛选条件对所接收之一个以上保留路径中最先数码字与其所对应之各该候选路径数位累加値之绝对値总和进行筛选,以决定该最佳编码数码字作为输出;其中,当该保留路径筛选器决定各该保留数码字时,将产生一保留状态讯号传送给该资料字编码器作为继续进行下个资料字调变编码的依据、及传送给该候选路径数位累加値计算器以便将各该保留数码字所对应之各该候选路径数位累加値(即保留路径数位累加値)储存至该数码字记忆体,并对该候选路径数位累加値计算器及该候选路径数位累加値之绝对値总和计算器进行更新的程序;其中,当该数码字记忆体累积到达一设定编码长度时,将传送各该保留路径所对应之一最先数码字给该最佳路径筛选器以选择对应之各该候选路径数位累加値之绝对値总和进行筛选来决定该最佳编码数码字;其中,当该数码字记忆体累积到达该设定编码长度时,将传送各该保留路径之最先数码字所对应之各该候选路径数位累加値之绝对値总和给该候选路径数位累加値之绝对値总和计算器。2.如申请专利范围第1项之具快速前瞻路径编码装置,其中该第一筛选条件为依各该候选路径数位累加値之数値区分为正数、负数两种状态,再依各该候选路径数位累加値的绝对値总和分别作比较,各取其数値最小之前两者为该保留路径,所对应之各该候选数码字即为各该保留数码字。3.如申请专利范围第1项之具快速前瞻路径编码装置,其中该第二筛选条件为依各该保留路径数位累加値之绝对値总和作比较,取其数値最小者为该最佳路径,所对应之各该保留数码字即为该最佳编码数码字。4.如申请专利范围第1项之具快速前瞻路径编码装置,其中该装置更包含一计数器,用以于达到一第一设定间距时产生一同步控制讯号给该资料字编码器,以在调变编码程序中加入一同步控制数码字。5.如申请专利范围第1项之具快速前瞻路径编码装置,其中该装置更包含一时间控制器,用以控制该装置之运作程序。6.如申请专利范围第1项之具快速前瞻路径编码装置,其中该资料字编码器更包含:一编码表记忆体,用以储存一用以将资料字转换为对应一个以上简化数码字之编码表,及储存一简化同步控制数码字编码表,可于接收到该同步控制讯号时查找出该简化同步控制数码字;或可于接收到该资料字时查找出对应该资料字之各该简化数码字;一数码字转换器,用以接收各该简化候选数码字或该简化同步控制数码字还原为各该数码字及该同步控制数码字;一暂存缓冲器,用以暂存各该数码字;一限制执行长度检查器,用以接收该数码字转换器及该暂存缓冲器之各该数码字进行联接后之限制执行长度的检查;一数码字数位累加値计算器,用以接收该数码字转换器之各该数码字进行各该数码字之该数位累加値计算;一数码字奇偶特性値计算器,用以接收该数码字转换器之各该数码字进行各该数码字之该奇偶特性値计算;及一多工器,用以接收该数码字转换器、该限制执行长度检查器、该数码字数位累加値计算器及该数码字奇偶特性値计算器之结果,输出各该候选数码字、各该候选数码字所对应之该数位累加値及该奇偶特性値;其中,当该保留路径筛选器决定各该保留数码字时,该多工器将接收到该保留状态讯号以继续进行下个资料字调变编码。7.如申请专利范围第6项之具快速前瞻路径编码装置,其中该资料字编码器更包含一型态控制编码表,用以于达到一第二设定间距时接收一型态控制讯号以提供可加入于各该候选数码字之一型态控制数码字。8.一种具快速前瞻路径编码装置,系可于调变编码之前瞻路径运算程序中,藉由状态(state)、路径(path)和编码特性之筛选条件,来简化路径的实际运算量,以达到降低硬体成本及提升整体执行效率的目的,该装置包含:一资料字编码器,用以于一第一运算周期时将输入之一资料字转换成为对应一个以上候选数码字,计算各该候选数码字所对应之一数码字编号、一数位累加値及一奇偶特性値加以输出;另于一第二运算周期时将接收到之该最先资料字转换成为对应一个以上数码字与其所对应之该数码字编号、该数位累加値及该奇偶特性値后输出;一资料字缓冲记忆体器,用以于该第一运算周期时将所接收到之该资料字暂存;另于该第二运算周期时将最先资料字传送给该资料字编码器;一数位累加値计算器,包含:一候选路径/保留路径数位累加値计算器,用以于该第一运算周期时根据各该候选数码字之该数位累加値及该奇偶特性値计算各该候选路径数位累加値;另于该第二运算周期时根据各该保留路径对应之一最先数码字编号来计算对应各该保留路径之一最先保留路径数位累加値;一候选路径数位累加値之绝对値总和计算器,用以于该第一运算周期时根据各该候选路径数位累加値计算各该候选路径数位累加値之绝对値总和;另于该第二运算周期时根据各该保留路径对应之该最先保留路径数位累加値来重新计算各该候选路径数位累加値之绝对値总和;一保留路径/最佳路径筛选器,用以于该第一运算周期时根据一第一筛选条件对所接收之各该候选路径数位累加値之绝对値总和进行筛选,以自所接收之各该候选数码字编号中决定所对应之该保留数码字编号;另于该第二运算周期时根据一第二筛选条件对该第一运算周期筛选后之各该保留路径数位累加値之绝对値总和进行筛选,以决定一最佳编码数码字编号;一数码字记忆体,用以于该第一运算周期时储存各该保留数码字编号,另于该第二运算周期时提供各该保留路径所对应之该最先数码字编号;及一暂存缓冲器,用以于该第二运算周期时接收该资料字编码器所传送之各该数码字;其中,当该保留路径/最佳路径筛选器决定各该保留数码字编号后,将产生一保留状态讯号给该资料字编码器、该候选路径/保留路径数位累加値计算器及该候选路径数位累加値之绝对値总和计算器以进行更新的程序。其中,当该保留路径/最佳路径筛选器决定该最佳编码数码字编号时,将会传送给该暂存缓冲器以决定该最佳编码数码字加以输出。9.如申请专利范围第8项之具快速前瞻路径编码装置,其中该装置更包含一多工器,用以与该资料字编码器、该数码字记忆体及该数位累加値计算器连接,于该第一运算周期时接收来自该资料字编码器之各该候选数码字编号及其对应之该数位累加値及该奇偶特性値传送给该候选路径/保留路径数位累加値计算器;另于该第二运算周期时接收来自该数码字记忆体之各该保留路径对应之该最先数码字编号,以传送对应各该最先数码字编号之该数码字数位累加値给该候选路径/保留路径数位累加値计算器。10.如申请专利范围第8项之具快速前瞻路径编码装置,其中该第一运算周期系指该装置以完成一个资料字至各该保留编码字编号储存于该数码字记忆体之全部编码动作所需之时脉周期数。11.如申请专利范围第8项之具快速前瞻路径编码装置,其中该第二运算周期系指系指该装置以完成各该保留编码字编号至该最佳编码字输出之全部编码动作所需之时脉周期数。12.如申请专利范围第8项之具快速前瞻路径编码装置,其中该第一筛选条件为依各该候选路径数位累加値之数値区分为正数、负数两种状态,再依各该候选路径数位累加値的绝对値总和分别作比较,各取其数値最小之前两者为该保留路径,所对应之各该候选数码字即为各该保留数码字。13.如申请专利范围第8项之具快速前瞻路径编码装置,其中该第二筛选条件为依各该保留路径数位累加値的绝对値总和作比较,取其数値最小者为最佳路径,所对应之各该保留数码字即为该最佳编码数码字。14.如申请专利范围第8项之具快速前瞻路径编码装置,其中该装置更包含一计数器,用以于达到一第一设定间距时产生一同步控制讯号给该资料字编码器,以在调变编码程序中加入一同步控制数码字。15.如申请专利范围第8项之具快速前瞻路径编码装置,其中该装置更包含一时间控制器,用以控制该装置之运作程序。16.如申请专利范围第8项之具快速前瞻路径编码装置,其中该资料字编码器更包含:一编码表记忆体,用以储存一用以将资料字转换为对应一个以上简化数码字之编码表,及储存一简化同步控制数码字编码表,可于接收到该同步控制讯号时查找出该简化同步控制数码字;或可于该第一运算周期接收到该资料字时查找出对应该资料字之各该简化数码字;另于该第二运算周期接收到该最先资料字时查找出对应该资料字之各该简化数码字;一数码字转换器,用以将各该简化数码字或该简化同步控制数码字还原为各该数码字及该同步控制数码字;一暂存缓冲器,用以暂存各该数码字;一限制执行长度检查器,用以接收该数码字转换器及该暂存缓冲器之各该数码字进行联接后之限制执行长度检查;一数码字数位累加値计算器,用以接收该数码字转换器之各该数码字进行各该数码字之该数位累加値计算;一数码字奇偶特性値计算器,用以接收该数码字转换器之各该数码字进行各该数码字之该奇偶特性値计算;及一多工器,用以于该第一运算周期时接收该限制执行长度检查器、该数码字数位累加値计算器及该数码字奇偶特性値计算器之结果,输出各该候选数码字之该数码字编号、该数位累加値及该奇偶特性値,另于该第二运算周期时接收该数码字数位累加値计算器及该数码字奇偶特性値计算器之结果,输出对应该最先资料字之各该数码字之该数码字编号、该数位累加値及该奇偶特性値;及其中,该数码字转换器于第二运算周期时输出对应该最先资料字之各该数码字;其中,当该保留路径/最佳路径筛选器于该第一运算周期决定各该保留数码字编号后,该多工器将接收到该保留状态讯号以继续进行下个资料字调变编码。17.如申请专利范围第16项之具快速前瞻路径编码装置,其中该资料字编码器更包含一型态控制编码表,用以于达到一第二设定间距时接收一型态控制讯号以提供可加入于各该候选数码字之一型态控制数码字。图式简单说明:第1图系结合本发明编码装置之记录媒体编码装置示意图;第2图系本发明编码装置之快速前瞻路径筛选器的功能方块示意图;第3A图系本发明编码装置之第一实施例功能方块图;第3B图系本发明编码装置之资料字编码器第一实施例功能方块图;第4A图系本发明编码装置之第二实施例功能方块图;及第4B图系本发明编码装置之资料字编码器第二实施例功能方块图。 |
