绝缘栅型半导体器件及其制造方法

摘要

本发明旨在提供一种可容易地制造的绝缘栅型半导体器件及其制造方法，同时实现较高的耐压设计和较低的接通电阻设计。所述半导体器件包括N⁺源极区31、N⁺漏极区11、P^－体区41以及N^－漂移区12。通过挖出所述半导体器件上部的部分区域，形成栅极沟槽21。所述栅极沟槽21包括栅电极22。P浮置区51设置在所述栅极沟槽21的下方。可形成与栅极沟槽21具有不同深度的另一沟槽25，P浮置区54设置在所述沟槽25的下方。

主权项

1.一种绝缘栅型半导体器件，包括：体区，设置在半导体衬底中的上表面侧，所述体区对应于第一导电类型的半导体；漂移区，与所述体区的底面接触，所述漂移区对应于第二导电类型的半导体；以及沟槽部分，设置为从所述半导体衬底的上表面穿透所述体区，到达所述体区的底面更下方的平面，其中所述绝缘栅型半导体还包括被所述漂移区包围的浮置区，所述浮置区对应于第一导电类型的半导体，所述沟槽部分的底部设置在所述浮置区中，在所述沟槽部分中，形成有由沉积绝缘材料构成的沉积绝缘层和设置在所述沉积绝缘层上方且面对所述体区的栅电极，以及所述沉积绝缘层的顶部在所述浮置区的顶部更上方。