发明名称 半导体装置及其制造方法
摘要 本发明系提供一种可总括加工半导体晶圆,且以配线用树脂薄膜夹持半导体晶圆,藉此作为基材加以处理,因此可提升生产性的半导体装置及其制造方法。本发明之半导体装置系具有:夹持半导体元件1的第1及第2配线用树脂薄膜3、3a;分别形成于夹持前述半导体元件之第1及第2配线用树脂薄膜所露出的表面的配线图案4、4a;以及形成于前述第2配线用树脂薄膜的配线图案所露出的表面的外部连接端子8。形成于第1配线用树脂薄膜的配线图案4系藉由连接配线5与半导体元件作电性连接,形成于第2配线用树脂薄膜的配线图案4a系藉由连接配线6与形成于第1配线用树脂薄膜的配线图案4作电性连接。
申请公布号 TWI266375 申请公布日期 2006.11.11
申请号 TW094131647 申请日期 2005.09.14
申请人 东芝股份有限公司 发明人 关口正博
分类号 H01L21/56(2006.01);H01L23/52(2006.01) 主分类号 H01L21/56(2006.01)
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 1.一种半导体装置,系具备: 半导体元件; 第1及第2配线用树脂薄膜,夹持前述半导体元件; 配线图案,分别形成于夹持前述半导体元件之第1 及第2配线用树脂薄膜所露出的表面;以及 外部连接端子,形成于前述第2配线用树脂薄膜的 配线图案所露出的表面, 形成于前述第1配线用树脂薄膜的配线图案系与前 述半导体元件作电性连接,形成于前述第2配线用 树脂薄膜的配线图案系与形成于前述第1配线用树 脂薄膜的配线图案作电性连接。 2.如申请专利范围第1项之半导体装置,其中,形成 于前述第1配线用树脂薄膜的配线图案与形成于前 述第2配线用树脂薄膜之配线图案表面的配线图案 ,系藉由嵌入形成于前述第1及第2配线用树脂薄膜 之贯通孔的连接配线作电性连接。 3.如申请专利范围第1项或第2项之半导体装置,其 中,形成于前述第1配线用树脂薄膜表面的配线图 案系藉由形成在前述第1配线用树脂薄膜之贯通孔 内所形成的连接配线作电性连接。 4.一种半导体装置之制造方法,系具备: 将经切割分离成复数个半导体元件的半导体晶圆 以垂直于切割方向的方向载置于可伸缩的黏接片 上的制程; 对前述黏接片施加张力而在前述半导体元件间形 成间隙的制程; 由上面将第1配线用树脂薄膜贴在前述黏接片上的 半导体晶圆,且使其硬化的制程; 将前述黏接片从前述半导体晶圆予以去除,在已去 除该黏接片的面贴上第2配线用树脂薄膜,使其硬 化的制程; 在前述第1及第2配线用树脂薄膜所露出的表面贴 上导电箔,将其进行蚀刻处理,在各别的表面形成 配线图案的制程; 藉由嵌入形成于前述第1配线用树脂薄膜之贯通孔 内的连接配线,将形成在前述第1配线用树脂薄膜 表面的配线图案与前述半导体元件作电性连接的 制程; 藉由嵌入形成于前述第1及第2配线用树脂薄膜之 贯通孔内的连接配线,将形成于前述第2配线用树 脂薄膜表面的配线图案与形成于前述第1配线用树 脂薄膜表面的配线图案作电性连接之制程;以及 将外部连接端子连接于前述第2配线用树脂薄膜之 配线图案表面的制程。 5.如申请专利范围第4项之半导体装置之制造方法, 其中,嵌入前述贯通孔内的连接配线系藉由镀膜而 形成。 图式简单说明: 第1图系用以说明本发明之一实施例的第1实施例 之载置经切割之半导体晶圆的黏接片的斜视图及 延伸该黏接片之状态的斜视图。 第2图系制造第1实施例之半导体装置的制程剖视 图。 第3图系制造第1实施例之半导体装置的制程剖视 图。 第4图系制造第1实施例之半导体装置的制程剖视 图。 第5图系第1实施例之半导体装置的剖视图。 第6图系说明本发明之一实施例的第2实施例之半 导体装置的剖视图。 第7图系说明本发明之一实施例的第3实施例之半 导体装置的剖视图。
地址 日本