可编程逻辑器件结构

摘要

本发明为一种适于数据通路应用的可编程逻辑器件(FDP)，由可编程逻辑单元(LC)阵列组成，通过层次式的可编程连线资源组织成为层次式结构。其中，将m×n个(16≥m，n≥2)LC组成可编程宏单元(MC)，以利于实现多位的数据运算；以MC为基本单元进行阵列扩展，获得不同规格的FPGA系列，也可以得到满足不同逻辑容量要求的可编程IP核。FDP结构既可以作为FPGA芯片，也可以作为可编程片上系统或者可编程IP核。

主权项

1、一种层次式组织的可编程逻辑器件结构，可用于FPGA和可编程IP核的设计中，其特征在于采用适于数据通路应用的可编程逻辑单元IC结构和可编程连线结构；将m×n个(16≥m，n≥2)LC组成可编程宏单元(MC)，以MC为基本单元进行阵列扩展，获得不同规格的FPGA系列，或满足不同逻辑容量要求的可编程IP核；其中，芯片的可编程资源组织为3个层次：可编程逻辑单元LC是最低层次的可编程资源；每m×n个(16≥m，n≥2)LC和相应的连线资源构成一个宏单元(MC)；整个芯片由MC按照阵列形式组成，阵列四周有可编程I/O口；并且，将m×n个(16≥m，n≥2)LC阵列及它们之间的短线、可编程长线、专用进位线、专用时钟线作为一个整体进行电路和版图设计；MC和MC的连接处有可编程开关组对可编程长线、专用进位线进行连接和控制。