| 摘要 |
本发明系相关于数位可程式延迟电路，包含彼此并联连接并且连接到运送具有欲延迟的边缘之信号的线路之复数电晶体。由延迟控制信号选择的一个或更多的电晶体施加延迟量到边缘，其中延迟控制信号系依据想要的延迟量和实施复数电晶体之积体电路的瞬间处理、温度、及电压条件之量测。选择器电路回应延迟控制信号并且将延迟控制信号转换成一个或更多的电晶体选择信号以启动一个或更多的复数电晶体。复数电晶体可包含第一子电路，具有以阶梯配置彼此并联连接之复数第一型(如、P型)电晶体；及第二子电路，包含以阶梯配置彼此并联连接之复数第二型(如、N型)电晶体。在边缘已通过两子电路之后，施加于边缘的总延迟具有来自两型电晶体的延迟贡献。因为藉由提供包含用于对边缘相对精密延迟调整的复数电晶体之第一电路级，和包含用于对边缘相对粗略延迟调整的复数电晶体之第二电路级之较精密的延迟控制粒度，所以延迟电路可具有增强性能。可选择第一和第二电路级中的一个或更多的电晶体之组合以产生延迟可调整性的许多步骤或递增。 |
