| 摘要 |
〔课题〕提供一种电压产生电路，其可藉由使施加于薄膜电晶体的逆电压变小，来降低薄膜电晶体的开启电流的经常性劣化。〔解决手段〕在电压从VDD变化到2VDD的节点16上，连接PMOS电晶体12的源极。然后，在汲极上，连接与节点17交叉连接的NMOS电晶体18,19的源极。另外，分别连接在NMOS电晶体18,19的源极上充电至2VDD的电容元件20,9的各一端。藉由交叉连接的NMOS电晶体18,19，不受从电容元件9,20的另一端输入的讯号的影响，节点17的电压为一定(2VDD)。可藉由对PMOS电晶体12的闸极施加电压来产生开启状态。结果，即使PMOS电晶体12的逆电压(在开启状爱下的闸极源极间电压)为最大，也可以产生VDD。 |
