静电放电防护电路以及电晶体之半导体布局

摘要

一种ESD防护电路，包含有一NMOS电晶体以及一电压微分模组。此NMOS电晶体耦接于该第一垫位及接地之第二垫位之间。电压微分模组，耦接于该NMOS电晶体之闸极及该第二垫位之间，用于该静电放电事件时，于该闸极上产生一偏压，且由此产生一除了一基质电流路径外之表面电流路径，用以导引该静电放电电流。该电压微分模组由一防护环之一区段所形成，用以提供一预设之电阻，且此电阻决定了加于该闸极上之偏压。