| 摘要 |
Die Erfindung bezieht sich auf einen Viterbi-Decoder (VD) zum Durchführen eines Viterbi-Algorithmus mit einem Eingang zum Eingeben von Empfangsdatenwerten (r(n, k)), einer Berechnungseinrichtung (CO, AV) zum Berechnen benötigter Distanzen (d¶0¶, d¶1¶) für die Empfangswerte und zum Akkumulieren und Vergleichen der Distanzen nach dem Viterbi-Algorithmus und zum Entscheiden von Datenwerten, einem Pfadspeicher (PM) zum Speichern entschiedener Datenwerte (b), einem Bus zwischen der Berechungseinrichtung und dem Pfadspeicher und einem Ausgang zum Ausgeben von zumindest einem Ausgangswert (c(n, k)), wobei die Berechnungseinrichtung (CO, AV) ausgelegt ist, Kontrollsignale (s) abhängig von den Entscheidungen zu Pfaden zugeordnet zu generieren, der Bus (CB) unidirektional ausgebildet ist, die Kontrollsignale zu dem Pfadspeicher (NM, PM) zu führen, die Berechnungseinrichtung (CO, AV) und/oder der Pfadspeicher (NM, PM, MX) ausgelegt sind, mit den zu Pfaden zugeordneten Kontrollsignale im Pfadspeicher (PM) entsprechend Bedingungen des Viterbi-Algorithmus Datenfolgen zu verschieben und der Pfadspeicher (NM, PM, MX) selber zum Ausgeben von zumindest dem einen Ausgangswert (c(n, k)) ausgelegt ist.
|
