发明名称 具有晶片埋入基板之覆晶封装结构
摘要 一种具有晶片埋入基板之覆晶封装结构,主要系包括一具复数开口及通孔开孔之散热板;至少一收纳于该散热板之开口内的半导体晶片;一系形成于该散热板及半导体晶片上、下表面上并充填于散热板与晶片间之间隙与通孔开孔之孔壁的绝缘层;至少一形成于该绝缘层上之线路层,且该线路层系可藉由形成于该绝缘层中之导电结构以电性连接至该半导体晶片;以及复数形成在该通孔开孔内之绝缘层中之导电通孔,用以电性连接在该绝缘层两侧之线路层。俾可藉由散热板提供良好之支撑结构及散热性,并可将晶片嵌埋于散热板开口中,有效利用基板空间,同时藉此结合晶片与线路直接导接制程,俾简化半导体业者制程与界面整合问题。
申请公布号 TWI249231 申请公布日期 2006.02.11
申请号 TW093138303 申请日期 2004.12.10
申请人 全懋精密科技股份有限公司 发明人 许诗滨
分类号 H01L23/34 主分类号 H01L23/34
代理机构 代理人 陈昭诚 台北市中正区博爱路80号6楼
主权项 1.一种具有晶片埋入基板之覆晶封装结构,系包括: 一具复数贯穿开口及通孔开孔之散热板; 至少一收纳于该散热板之开口内之半导体晶片; 一形成于该散热板及半导体晶片上、下表面上并 充填于散热板之开口与晶片间之间隙与通孔开孔 之孔壁的绝缘层; 至少一形成于该绝缘层上之线路层,且该线路层系 可藉由形成于该绝缘层中之导电结构以电性连接 至该半导体晶片;以及 复数形成在该通孔开孔内之绝缘层中之导电通孔, 用以电性连接在该绝缘层两侧之线路层。 2.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该散热板部分开口系用以收纳 半导体晶片,部分开孔系用以形成导电通孔。 3.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该散热板之材质系为金属及陶 瓷之其中一者。 4.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该半导体晶片系可选择为主动 式晶片及被动式晶片。 5.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该半导体晶片具有多数电性连 接垫。 6.如申请专利范围第5项之具有晶片埋入基板之覆 晶封装结构,其中,该半导体晶片之电性连接垫系 透过导电结构而与线路层电性连接。 7.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该导电结构为导电盲孔及导电 凸块之其中一者。 8.如申请专利范围第1项之具有晶片埋入基板之覆 晶封装结构,其中,该线路层系可藉由导电结构以 导接至该散热板。 9.一种具有晶片埋入基板之覆晶封装结构,系包括: 一具复数贯穿开口及通孔开孔之散热板; 至少一收纳于该散热板之开口内的半导体晶片; 一形成于该散热板及半导体晶片上、下表面上并 充填于散热板之开口与晶片间之间隙与通孔开孔 之孔壁的绝缘层; 至少一形成于该绝缘层上之线路层,且该线路层系 可藉由形成于该绝缘层中之导电结构以电性连接 至该半导体晶片; 复数形成在该通孔开孔内之绝缘层中之导电通孔, 用以电性连接在该绝缘层两侧之线路层; 至少一形成在该绝缘层及线路层上之线路增层结 构,且该线路增层结构系可电性导接至该线路层; 布覆于该线路增层结构上之防焊层,且该防焊层形 成有开口以外露出部分线路增层结构; 并于该线路增层结构外缘表面形成有复数个导电 元件;以及 至少一电子装置与增层结构外缘表面之复数个导 电元件电性连接。 10.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该线路增层结构包括有一绝缘 层、叠置于该绝缘层上之线路层,以及提供该线路 层电性连接之导电结构。 11.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该散热板部分开口系用以收纳 半导体晶片,部分开孔系用以收纳导电通孔。 12.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该散热板之材质系为金属及陶 瓷之其中一者。 13.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该半导体晶片系可选择为主动 式晶片及被动式晶片。 14.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该半导体晶片具有多数电性连 接垫。 15.如申请专利范围第14项之具有晶片埋入基板之 覆晶封装结构,其中,该半导体晶片之电性连接垫 系透过导电结构而与线路层电性连接。 16.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该导电结构为导电盲孔及导电 凸块之其中一者。 17.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该线路层系可藉由导电结构以 导接至该散热板。 18.如申请专利范围第9项之具有晶片埋入基板之覆 晶封装结构,其中,该电子装置系可为一半导体晶 片。 图式简单说明: 第1图系为本发明之具有晶片埋入基板之覆晶封装 结构第一实施例之剖面示意图; 第2图系为本发明之具有晶片埋入基板之覆晶封装 结构第二实施例之剖面示意图;以及 第3图系为本发明之具有晶片埋入基板之覆晶封装 结构植设有导电元件与接置电子元件之剖面示意 图。
地址 新竹市科学园区力行路6号