| 主权项 |
1.一种执行附属储存体动作的半导体记忆元件,包 括: 由记忆单体组成的复数储存体;及 在该复数储存体中,各由相邻的2个储存体所共有, 而接收广域位址信号并闩锁所选择储存体的区域 位址信号之复数位置闩锁电路。 2.一种执行附属储存体动作的半导体记忆元件,包 括: 由记忆单体组成的复数储存体;及 在该复数储存体中,各由相邻的2个储存体所共有, 而产生复数控制信号,并决定在该复数储存体中, 究应活性化哪一个储存体的复数控制电路。 3.一种执行附属储存体动作的半导体记忆元件,包 括: 由记忆单体组成的复数储存体; 在该复数储存体中,各由相邻的2个储存体所共有, 而接收广域位址信号并闩锁所选择储存体的区域 位址信号之复数位址闩锁电路;及 由各该相邻的2个储存体所共有,而产生复数控制 信号,并决定在该复数储存体中,究应活性化哪一 个储存体的复数控制电路。 4.一种Rambus DRAM的储存体控制电路,包括: 储存数据用的复数记忆储存体部; 在各该记忆储存体部的上部与下部各配置1个,以 便在写入与读出动作时感测数据用的复数感测放 大部; 控制各该感测放大部动作的复数感测放大驱动部; 及 在含有驱动各该记忆储存体部的字线与副字线用 的复数主字线及副字线驱动部的Rambus DRAM中, 为该记忆储存体部每2个共有1个,以接收外来控制 信号与广域位址信号而产生控制位于该2个记忆储 存体的3个感测放大驱动部,2个主字线及副字线驱 动部,及位元线用各信号的复数控制部与位址闩锁 部。 5.一种Rambus DRAM的储存体控制电路,包括: 储存数据用的复数记忆储存体部; 在各该记忆储存体部的上部与下部各配置1个,以 便在写入与读出动作时感测数据用的复数感测放 大部; 含有为了控制各该感测放大部动作用复数感测放 大驱动部的Rambus DRAM中, 各该记忆储存体部每2个中共有1个,用以驱动各该 记忆储存体部的字线与副字线的复数主字线及副 字线驱动部;及 各该记忆储存体部每2个中共有1个,用以接收外来 的主动信号,预充电信号,与广域位址信号,而产生 控制各该位于该2个记忆储存体的3个感测放大驱 动部,1个主字线及副字线驱动部,与位元线的信号 用之复数控制部及位址闩锁部。 图式简单说明: 第1图为传统Rambus DRAM的方块图。 第2图为第1图之方块内所有传统记忆储存体控制 电路的方块构成图。 第3图为本发明之一实施例中的Rambus DRAM储存体控 制电路的方块构成图。 第4图为本发明之另一实施例中的Rambus DRAM储存体 控制电路的方块构成图。 |
