| 主权项 |
1.一种移位暂存系统,其包括: 一移位暂存器,其内部包括: 复数输入端,用于接收外部讯号; 复数输出端,用于输出该复数输入端所接收之外部 讯号; 一起始脉冲端,用于接收外部起始脉冲; 一重设端; 二控制端,其互相连接用于控制该复数输出端周期 性输出该复数输入端所接收之外部讯号; 复数开关元件,其内部分别包括: 复数输入端,其相应于该移位暂存器之复数输出端 并用以接收该移位暂存器之复数输出端之输出讯 号; 复数输出端,其相应于该开关元件之复数输入端用 以输出开关元件之复数输入端所接收之讯号; 一开启关闭端; 一控制端; 其中,该复数开关元件中,每一开关元件藉由其控 制端与其后之开启关闭端相连接,该复数开关元件 中第一个开关元件藉留其开启关闭端与该移位暂 存器之起始脉冲端相连接;该最后一个开关元件藉 由其控制端与该移位暂存器之重设端相连接,该复 数开关元件之输入端藉由一总线与该移位暂存器 之输出端相连接,藉此,移位暂存系统将该移位暂 存器输出端之数量扩展为该移位暂存器输出端之 复数倍,该复数倍取决于开关元件之数量。 2.如申请专利范围第1项所述之移位暂存系统,其中 该移位暂存器之复数输出端系64个。 3.如申请专利范围第1项所述之移位暂存系统,其中 该复数开关元件系4组。 4.一种移位暂存方法,藉由一具有一第一预定数量n (n≧1)输出端之移位暂存器及第二预定数量m(m≧1) 开关元件以达成nm个输出端之移位暂存系统来实 现资料输出,该方法包括: 接收一外部讯号及一外部起始脉冲; 藉由该外部起始脉冲触发该移位暂存器及第j(l≦j ≦m)个开关元件,该第j个开关元件被触发为开启状 态其余之开关元件为关闭状态; 在第j个开关元件处于开启状态时之i(i≧1)个时钟 周期内,该移位暂存器之n个输出端输出之讯号提 供给该第j个开关元件,并经由该第j个开关元件加 以输出; 在第j个开关元件处于开启状态时之小于或等于i 个时钟周期后,该第j个开关元件产生一脉冲至该 第j+1个开关元件将其触发为开启状态,其余之开关 元件为关闭状态,该移位暂存器之n个输出端输出 之讯号提供给该第j+1个开关元件,并经由该第j+1个 开关元件加以输出; 在第m个开关元件将讯号输出完毕后,该第m个开关 元件产生一脉冲至该移位暂存器,该移位暂存器重 新输出讯号直至该移位暂存器接收重置讯号后不 再产生移位输出。 5.如申请专利范围第4项所述之移位暂存方法,其中 该n値为64。 6.如申请专利范围第4项所述之移位暂存方法,其中 该m値为4。 7.如申请专利范围第4项所述之移位暂存方法,其中 该i値为64。 8.一种应用于显示装置之驱动电路,其包括: 呈行列排列之复数行闸极线及复数列数据线,复数 像素、位于该闸极线与数据线交叉处并用于驱动 该复数像素之复数开关、与复数闸极线相连之闸 极驱动器、与复数数据线相连之源极驱动器、用 于控制该闸极驱动器及该源极驱动器之控制电路; 该闸极驱动器包括一移位暂存系统,其包括: 一移位暂存器,其内部包括: 复数输入端,用于接收外部讯号; 复数输出端,用于输出该复数输入端所接收之外部 讯号; 一起始脉冲端,用于接收外部起始脉冲; 一重设端; 二控制端,其互相连接用于控制该复数输出端周期 性输出该复数输入端所接收之外部讯号; 复数开关元件,其内部分别包括: 复数输入端,其相应于该移位暂存器之复数输出端 并用以接收该移位暂存器之复数输出端之输出讯 号; 复数输出端,其相应于该开关元件之复数输入端用 以输出开关元件之复数输入端所接收之讯号; 一开启关闭端; 一控制端; 其中,该复数开关元件中,每一开关元件藉由其控 制端与其后之开启关闭端相连接,该复数开关元件 中第一个开关元件藉由其开启关闭端与该移位暂 存器之起始脉冲端相连接;该最后一个开关元件藉 由其控制端与该移位暂存器之重设端相连接,该复 数开关元件之输入端藉由一总线与该移位暂存器 之输出端相连接,藉此,移位暂存系统将该移位暂 存器输出端之数量扩展为该移位暂存器输出端之 复数倍,该复数倍取决于开关元件之数量。 9.如申请专利范围第8项所述之驱动电路,其中该复 数开关系薄膜电晶体。 10.如申请专利范围第9项所述之驱动电路,其中该 薄膜电晶体由多晶矽制成。 11.如申请专利范围第8项所述之驱动电路,其中该 移位暂存器之输出端系64个。 12.如申请专利范围第8项所述之驱动电路,其中该 复数开关元件系4组。 图式简单说明: 第一图系先前技术显示装置驱动电路示意图。 第二图系本发明移位暂存系统示意图。 第三图系本发明驱动波形示意图。 第四图系本发明显示装置之驱动电路示意图。 |
