发明名称 | 绝缘栅型半导体器件 | ||
摘要 | 提供一种在CSTBT中能够控制栅极电容和短路电流且抑制了阈值电压偏离的绝缘栅型半导体器件。作为在P基极区域(104)和半导体衬底(103)之间形成、并且具有比半导体衬底(103)的杂质浓度高的载流子存储层(113)的CSTBT,其栅电极(110)周边部分的P基极区域(104)部具有沟道功能,在载流子存储层(113)中,设沟道正下方的载流子存储层区域(113a)的杂质浓度为ND1、沟道正下方之外的载流子存储层区域(113b)的杂质浓度为ND2时,ND1<ND2。 | ||
申请公布号 | CN1705136A | 申请公布日期 | 2005.12.07 |
申请号 | CN200510054479.8 | 申请日期 | 2005.03.08 |
申请人 | 三菱电机株式会社 | 发明人 | 友松佳史;高桥英树;田所千广 |
分类号 | H01L29/78;H01L29/739 | 主分类号 | H01L29/78 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
主权项 | 1、一种绝缘栅型半导体器件,其特征在于,包括:第一导电类型的半导体衬底;在上述第一导电类型的半导体衬底的下主表面上形成的第二导电类型的集电极区域;与上述集电极区域连接的集电极电极;在上述第一导电类型的半导体衬底的上主表面上选择形成的第二导电类型的基极区域;在上述基极区域和上述半导体衬底之间形成的、比上述半导体衬底的杂质浓度高的第一导电类型的载流子存储层;在上述基极区域内选择形成的第一导电类型的发射极区域;在上述基极区域内选择形成、且具有到达上述第一导电类型的半导体衬底的深度的沟槽;隔着绝缘膜在上述沟槽内部埋设的栅电极;以及与上述基极区域和上述发射极区域共同连接的发射极电极,上述栅电极周边部分的上述基极区域部分具有沟道功能,在上述载流子存储层中,设上述沟道正下方的载流子存储层区域的杂质浓度为ND1、沟道正下方之外的载流子存储层区域的杂质浓度为ND2时,ND1<ND2。 | ||
地址 | 日本东京 |