| 摘要 |
一种记忆体格阵列(50)，包括制造于半导体基板(54)上呈二维阵列之记忆体格(52)，该等记忆体格(52)系排列成界定横列方向(67)之复数横列与界定直行方向(69)之复数直行，每一直行的记忆体格(52)系包括复数个交错的通道区(58)与源极／汲极区(64)，导电性互连(72)系设置在每一源极／汲极区(64)的上方且仅耦合至另一源极／汲极区(64)，该另一源极／汲极区(64)是在毗邻该直行的第二直行内，该等导电性互连(64)系设置成使得每隔一个导电性互连(64)系将毗邻直行连接至该直行的右侧，且每隔一个导电性互连系将毗邻直行连接至该直行的左侧，复数条源极／汲极控制线(70)则在记忆体格(52)的毗邻直行之间延伸且电性耦合至每一耦合毗邻直行间之导电性互连(72)。 |
