| 主权项 |
1.一种半导体托盘,包含: 一平板盘体,概呈方形,且该平板盘体之底面的近 外周缘处是凹陷有一容置空间; 一承放单元,具有复数个设置在该平板盘体上而彼 此以一预定距离相隔而呈矩阵式排列,且个别用来 承放一半导体晶片之承放组; 一止挡单元,设置于该平板盘体上;及 一定位单元,具有四间隔设置于该平板盘体之近外 周缘处的顶面上且两两相隔一间隙之上配合件,与 四分别对应该等间隙并自该平板盘体的底面延伸 出之下配合件,将二半导体托盘相互堆叠时,位于 下方之半导体托盘的该等上配合件是被容置于位 于上方之半导体托盘的容置空间内,且位于上方之 半导体托盘的该等下配合件是被容置于位于下方 之半导体托盘顶面的间隙内,当两堆叠之半导体托 盘受力而欲以概呈垂直于该两平板盘体的法向量 之方向相对移动时,该止挡单元可止挡住下配合件 ,以避免两堆叠之半导体托盘相对移动。 2.依据申请专利范围第1项所述之半导体托盘,其中 ,该止挡单元包括四分别邻靠于该等间隙而设置于 该平板盘体之顶面上的肋条组。 3.依据申请专利范围第2项所述之半导体托盘,其中 ,每一肋条组具有二分离之肋条。 4.依据申请专利范围第1项所述之半导体托盘,其中 ,该承放单元之每一承放组是具有一自该平板盘体 的顶面上凹陷且篓空之承放槽,以及八个两两分隔 而成对地围绕在该承放槽四周的凸块。 图式简单说明: 图1是一立体图,说明一习知半导体托盘之部分构 件暨其彼此之相对位置; 图2是一立体图,说明该习知半导体托盘之部分构 件暨其彼此之相对位置; 图3是一使用示意图,说明二相同之该习知半导体 托盘上下堆叠的态样; 图4是一俯视图,说明本新型半导体托盘之一较佳 实施例的部分构件暨其彼此之相对位置; 图5是一仰视图,说明该较佳实施例之部分构件暨 其彼此之相对位置;及 图6是一使用示意图,说明二相同之该较佳实施例 上下堆叠的态样。 |
