深次微米制程之静电放电保护装置的制造方法

摘要

本发明系揭露一种深次微米制程之静电放电保护装置的制造方法。由于在深次微米的制程中，自行对准金属矽化物(Salicide)应用于包括静电放电(ESD)保护元件在内的电晶体源／汲区域时，不均匀的高电流将造成静电保护元件被破坏。为改善此问题，本发明系采用自行对准金属矽化物阻隔的方式，令静电放电保护元件区域内无金属矽化物的形成，使汲极接触至多晶矽闸极间存在一电阻缓冲区，可让静电放电产生之高电流能够有一较均匀的方式将其排除掉，以避免静电放电保护结构被破坏。