| 主权项 |
1.一种设计一随机存取记忆体(RAM)阵列之方法,具有电阻性元件用于为该阵列维持20分贝以上之信号对杂讯比,包含:(a)配置数个记忆体胞元在列与行之矩阵内彼此相隔,每一记忆体胞元被选择以具有一接合电阻値介于0.25百万欧姆与3.60百万欧姆间;(b)配置数条传导性列线路,每一列线路在一列中之记忆体胞元间连接且被选择以具有之记忆体胞元间的一列单位线路电阻値为实质介于0.0欧姆与0.38欧姆间;(c)配置数条传导性行线路,每一行线路在一行中之记忆体胞元间连接且被选择以具有之记忆体胞元间的一行单位线路电阻値为实质介于0.0欧姆与0.38欧姆间;以及(d)将记忆体胞元接合电阻値及列与行单位线路电阻値配以相关以在该电阻性记忆体阵列中具有20分贝以上之信号对杂讯比。2.如申请专利范围第1项所述之方法,其中列或行单位线路电阻値被选择为在约0.24欧姆至0.38欧姆之范围间,且接合电阻値之范围被选择为在0.8百万欧姆至2.8百万欧姆间。3.如申请专利范围第1项所述之方法,其中记忆体胞元之接合电阻値及列或行单位线路电阻値被配以相关,使得接合电阻値对列或行单位线路电阻値之比値为约五百万比一。4.如申请专利范围第1项所述之方法,其中具有N列与M行之记忆体阵列内之接合电阻値及列或行线路总电阻値被配以相关,使得接合电阻値封则或行线路总电阻値之比値为约五百万比N或M。5.如申请专利范围第4项所述之方法,其中N与M约等于1,024,且磁电阻穿隧接合(MTJ)电阻对列或行线路总电阻之比値被维持于约5,000以上。6.一种电阻性随机存取记忆体(RAM)阵列,具有用于为该阵列维持20分贝以上之信号对杂讯比的元件电阻値,该阵列包含:(a)数个记忆体胞元在列与行之矩阵内彼此相隔,每一记忆体胞元被选择以具有一接合电阻値介于0.25百万欧姆与3.60百万欧姆间;(b)数条传导性列线路,每一列线路在一列中之记忆体胞元间连接且被选择以具有之记忆体胞元间的一列单位线路电阻値为实质介于0.0欧姆与0.38欧姆间;(c)数条传导性行线路,每一行线路在一行中之记忆体胞元间连接且被选择以具有记忆体胞元间的一行单位线路电阻値,该列单位线路电阻値大致等于该行单位线路电阻値;以及(d)其中记忆体胞元接合电阻値及列与行单位线路电阻値被配以相关以在该电阻性记忆体阵列中具有20分贝以上之信号对杂讯比。7.如申请专利范围第6项所述之记忆体阵列,其中该等数个记忆体胞元被配置成1,0241,024之记忆体胞元阵列,该等列与行单位线路电阻値被选择为落在约0.24欧姆至0.38欧姆之范围间,且接合电阻値之范围被选择为在0.8百万欧姆至2.8百万欧姆间。8.如申请专利范围第7项所述之记忆体阵列,其中接合电阻値及列或行单位线路电阻値被配以相关,使得接合电阻値对列或行单位线路电阻値之比値为约五百万比一。9.如申请专利范围第6项所述之记忆体阵列,其中该等列与行单位线路电阻値被选择成使得列导体之总列电阻大约等于行导体之总线路电阻。10.如申请专利范围第6项所述之记忆体阵列,其中该记忆体胞元为一MTJ装置,具有一被固定层其磁性排向被固定,一感应层其磁性排向状态在回应于一磁场之施用下变化,及一绝缘层介于该被固定层与该感应层间。图式简单说明:第1图为依据本发明之电阻性交岔点记忆体装置习知技艺的示意图;第2图显示一MRMA记忆体胞元及导体被连接于此之习知技艺构造的示意图;第3图为依据本发明具有感应元件之记忆体胞元习知技艺构造的示意图;第4A图显示依据本发明在记忆体阵列之泄漏电流与不欲有之电压下降的示意图;第4B与4C图为依据本发明在所施用之电压与信号电流损失(错误)的变异为沿着一导体线路之元件数目的函数之图形示意;第5图为一轮廓图,图形式地呈现依照本发明随机存取记忆体为导体单位电阻与MTJ电阻之函数。第6,7与8图为电路图,显示记忆体胞元阵列针对阵列中电阻、电流与电压依据本发明之动态;以及第9与10图为流程图显示依据本发明之较佳方法。 |
