| 主权项 |
1.一种单指令多资料流处理器,其特征为:具有由命令码,以及至少1个之暂存器指定区域所形成之运算命令,上述至少1个之暂存器指定区域可以指定连续号码之复数个的暂存器。2.一种单指令多资料流处理器,其特征为具备:在任意数之暂存器指定区域之内,以1区域指定复数之读取暂存器之解码器,以及依循由该解码器来之输出,输出连续号码之复数个之暂存器内资料之暂存器档案。3.一种单指令多资料流处理器,其特征为具备:在任意数之暂存器指定区域之内,以1区域指定复数之写入暂存器之解码器,以及依循由解码器来之输出,于连续号码之复数个之暂存器写入値之暂存器档案。4.如申请专利范围第2或3项所记载之处理器,其中上述暂存器档案具有复数之讯息库;藉由前述复数的讯息库来进行读取或写入,使得各讯息库之读取或写入埠数限制在暂存器指定区域数以下,以抑制因进行多于区域数之读取或写入所造成之电路规模的增大。5.如申请专利范围第1、2或3项之其一所记载之处理器,其中该连续号码之复数个的暂存器数系限定为2之n次方个(n为自然数),以使暂存器选择电路之削减成为可能。6.如申请专利范围第1~3项之其一所记载之处理器,其中进而因为将来自数目多于读取暂存器指定区域数的暂存器的资料予以读取之故,因此可以不在写入暂存器内产生无效部份的方式,来实现能够支援读取暂存器读出资料数目多于写入暂存器写入资料数的资料打包运算。7.如申请专利范围第1~3项之其一所记载之处理器,其中进而由于可以写入数目多于写入暂存器指定区域数的暂存器,故可以不分成复数次写入而以并联的方式,来实现能够支援写入暂存器写入资料数多于读取暂存器读出资料数的资料解包运算。8.如申请专利范围第1~3项之其一所记载之处理器,其中进而由于可以写入数目多于写入暂存器指定区域的暂存器,因此,不必在输入资料中制作无效部份,也不必构装资料宽度很大的特殊暂存器,就可实现资料宽度为宽于输入资料宽度的输出运算。图式简单说明:图1系本发明之1例之SIMD处理器之CPU方块图。图2系本发明之1例之SIMD处理器之全体方块图。图3系前述SIMD处理器之暂存器档部附近之详细图。图4系显示构成解码部之逻辑电路之真値表图。图5系显示构成由图3之讯息库之选择资料之选择器之逻辑电路的真値表图。图6系讯息库203内之各暂存器详细图。图7系显示将泛用总线上之运算结果储存于哪个之讯息库之暂存器,或构成选择该场所用之选择器之逻辑电路之真値表图。图8系显示将总线210上之运算结果储存于哪个之讯息库之暂存器,或构成选择该场所用之选择器之逻辑电路之真値表图。图9系显示资料封装命令之定义图。图10系显示包含立即操作数之资料封装命令之定义图。图11系实现资料封装命令用之机能构成图。图12系显示资料解开命令之定义图。图13系显示对于8bit资料之解开命令之定义图。图14系实现资料解开命令用之构成图。图15系显示改排命令之定义图。图16系改排命令之具体的说明图。图17系实现改排命令用之机能构成图。图18系显示改排命令之定义图。图19系显示改排命令之其它的定义图。图20系显示改排命令之具体的使用例之图。图21系实现图20用之机能构成图。图22系显示积和运算命令之定义图。图23系积和运算命令之具体的说明图。图24系实现图23用之机能构成图。图25系显示资料封装命令导入之效果之程式例之图。图26系显示资料解开命令导入之效果之程式例之图。图27系显示改排命令导入之效果之程式例之图。 |
