半导体存储阵列及其制造方法

摘要

一种在半导体衬底上形成浮栅存储单元的半导体存储阵列的自对准方法，在衬底上有多个在列方向上基本互相平行的间隔隔离区和有源区。通过形成一导电材料层在每个有源区形成浮栅。在行方向上穿过有源区形成沟道，并且用导电材料填满以形成导电材料阻块，导电材料阻块是控制栅。沿着浮栅阻块到浮栅上的浮栅突出部分形成导电材料侧壁隔片。

主权项

1.一种电可编程和可擦除的存储器件阵列，包括：第一导电类型的半导体材料衬底；在衬底上形成的间隔隔离区，该隔离区基本上是互相平行的并且在第一方向延伸，每对相邻的隔离区之间的有源区包括在第一方向延伸的多个存储单元；每一个存储单元包括：衬底内形成的第二导电类型的第一和第二间隔端和其间的衬底内形成的沟道区，设置在所说的衬底上包括在所说的沟道区之上的第一绝缘层，设置在所说的第一绝缘层上、并在部分所说的沟道区上和部分第二端子上延伸的导电的浮栅，设置在浮栅上并邻近浮栅的第二绝缘层，并且有一个允许福勒-诺尔德哈姆隧穿电荷通过的厚度，和有第一部分和第二部分的导电控制栅，第一部分有一个基本平面侧壁部分并处于邻近浮栅位置且与浮栅绝缘，第二部分基本上是连接基本平面侧壁部分并设置在浮栅上且与浮栅绝缘的一个隔片。