| 发明名称 | 利用逻辑闪速存储器件进行最小单元更新的方法和设备 | ||
| 摘要 | 本发明披露了一种通过执行必须或者全部一起成功或者全部一起失败的许多更新操作来更新第一数字数据块(601)的方法和设备。更新操作的数量大于或等于1。启动(701)对涉及第一数据块并且必须或者全部一起成功或者全部一起失败的所有更新操作通用的第一标识符(TID)。执行(703)所有那些涉及第一数据块并且必须或者全部一起成功或者全部一起失败的更新操作。将更新第一数据块与使更新第一数据块和所述第一标识符相关的数值一起存储(707)到逻辑闪速存储器件(1101)。关闭(710)所述第一标识符。 | ||
| 申请公布号 | CN1179281C | 申请公布日期 | 2004.12.08 |
| 申请号 | CN00814956.9 | 申请日期 | 2000.10.25 |
| 申请人 | 特拉博斯股份有限公司 | 发明人 | 马泰洛·雅利 |
| 分类号 | G06F13/14;G06F11/00 | 主分类号 | G06F13/14 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 谷惠敏;袁炳泽 |
| 主权项 | 1.一种通过执行多个更新操作更新第一数字数据块(601)的方法，上述所执行的多个更新操作必须全部一起成功或者全部一起失败，上述所执行的多个更新操作的数目大于或等于1，其特征在于，该方法包括下列顺序的步骤：· 激活(701)对涉及第一数据块并且必须全部一起成功或者全部一起失败的所有这些更新操作通用的第一标识符(TID)；· 执行(703)涉及第一数据块并且必须全部一起成功或者全部一起失败的所有更新操作；· 将更新后的第一数字数据块和使更新后的第一数据块与所述第一标识符相关的数值存储(707)到逻辑闪速存储器件(1101)；以及· 去激活(710)所述第一标识符。 | ||
| 地址 | 芬兰埃斯波 | ||