发明名称 | 半导体器件及其制造方法 | ||
摘要 | 一种半导体器件包含用于提供PT-IEBT或IEGT结构的第1基极层,该结构包括缓冲层和在缓冲层中提供的集电极层。由在缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm<SUP>-2</SUP>]/在缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm<SUP>-2</SUP>]定义的第1激活率给定为25%或更大,由在集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm<SUP>-2</SUP>]/在集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm<SUP>-2</SUP>]定义的第2激活率给定为大于0%和等于或小于10%。 | ||
申请公布号 | CN1178301C | 申请公布日期 | 2004.12.01 |
申请号 | CN02108726.1 | 申请日期 | 2002.03.29 |
申请人 | 株式会社东芝 | 发明人 | 小林源臣;野崎秀树 |
分类号 | H01L29/739;H01L21/331 | 主分类号 | H01L29/739 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 罗亚川 |
主权项 | 1.一种半导体器件,它包含具有第1导电型的第1基极层,所述第1基极层具有第1和第2表面并进一步具有高电阻;具有第2导电型的在所述第1表面上的第2基极层;具有所述第1导电型的在所述第2基极层中的发射极层;通过在位于所述发射极层和所述第1基极层之间的所述第2基极层上面的栅极绝缘膜的栅极电极;具有所述第1导电型并进一步具有高杂质浓度的在所述第2表面中形成的缓冲层;由在所述缓冲层中的由SR分析得到的激活的第1导电型杂质浓度[cm-2]/在所述缓冲层中的由SIMS分析得到的第1导电型杂质浓度[cm-2]定义的第1激活率,该第1激活率为25%或更大;具有所述第2导电型的在所述缓冲层中的集电极层;和由在所述集电极层中的由SR分析得到的激活的第2导电型杂质浓度[cm-2]/在所述集电极层中的由SIMS分析得到的第2导电型杂质浓度[cm-2]定义的第2激活率,该第2激活率大于0%,等于或小于10%。 | ||
地址 | 日本东京都 |