| 主权项 |
1.一种三维多晶矽(polysilicon)唯读记忆体(read onlymemory,ROM),至少包括:一矽基板(silicon substrate);一绝缘氧化层(Silicon dioxide,SiO2),系位于该矽基板上;一N型重掺杂多晶矽层,系位于该绝缘氧化层上,且该N型重掺杂多晶矽层包括复数条相互隔开且平行之字元线(Word Line,WL);一第一氧化层,系分别位于每该些字元线之间;一介电层,系分别位于该些字元线与该第一氧化层上;一P型轻掺杂多晶矽层,系位于该介电层上,且该P型轻掺杂多晶矽层包括复数条相互隔开且平行之位元线(Bit Line,BL),该些位元线并与该些字元线上下实质上垂直交错;至少一颈状结构(neck),系分别形成于位于该些位元线之下之该介电层中;以及一第二氧化层,系分别位于每该些位元线之间,且该第二氧化层位于该些字元线与该些第一氧化层上。2.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该N型重掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层(polysilicon/silicide/polysilicon)。3.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该P型轻掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层(polysilicon/silicide/polysilicon)。4.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该第一氧化层以及该第二氧化层,系使用高密度电浆法,以分别沈积于每该些字元线之间以及分别沈积于每该些位元线之间。5.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系氮化矽(Silicon nitride,Si3N4)。6.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系硼磷矽玻璃(Borophosphosilicate Glass,BPSG)。7.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系一聚合物(polymer)。8.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系一低介电系数之物质。9.如申请专利范围第1项所述之三维多晶矽唯读记忆体,其中该介电层之材料系选自由二氧化矽(Silicon dioxide,SiO2)、氮化矽(Silicon nitride,Si3N4)、氧化铝(Aluminum oxide,Al2O3)、氧化铪(Hafnium oxide,HfO2)与氧化锆(Zirconium oxide,ZrO2)所组成的族群中。10.一种三维多晶矽唯读记忆体(ROM)之制造方法,至少包括:提供一基板(substrate);沉积一绝缘氧化层于该基板上;沈积一第一多晶矽层于该绝缘氧化层上,并于该第一多晶矽层中定义出复数条相互隔开且平行之字元线(Word Line,WL);分别沈积一第一氧化层于每该些字元线之间;沈积一介电层于该些字元线及该第一氧化层上;形成一第二多晶矽层于该介电层上,并于该第二多晶矽层中定义出复数条相互隔开且平行之位元线(Bit Line,BL),该些位元线并与该些字元线实质上垂直交错;使用一湿式蚀刻方式,蚀刻该介电层,使位于该些位元线之下之该介电层分别形成一颈状结构(neck);以及沈积一第二氧化层于每该些位元线之间,且该第二氧化层位于该些第一多晶矽层与该些第一氧化层上。11.如申请专利范围第10项所述之制造方法,其中该第一多晶矽层系一N型重掺杂多晶矽层,而该第二多晶矽层系一P型轻掺杂多晶矽层。12.如申请专利范围第11项所述之制造方法,其中该N型重掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层。13.如申请专利范围第11项所述之制造方法,其中该P型轻掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层。14.如申请专利范围第10项所述之制造方法,其中沈积该第一氧化层于每该些字元线之间之步骤,以及沈积该第二氧化层于每该些位元线之间之步骤,系使用高密度电浆法。15.如申请专利范围第10项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系氮化矽。16.如申请专利范围第10项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系硼磷矽玻璃。17.如申请专利范围第10项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系一聚合物。18.如申请专利范围第10项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系一低介电系数之物质。19.如申请专利范围第10项所述之制造方法,其中该介电层之材料系选自由二氧化矽、氮化矽、氧化铝、氧化铪与氧化锆所组成的族群中。20.一种三维多晶矽唯读记忆体,至少包括:一矽基板;一绝缘氧化层,位于该矽基板上;复数条相互隔开且平行之字元线,系位于该绝缘氧化层上;复数个相互平行且不连续之位元线区块,分别位于该些字元线上;复数个介电层区域,系一对一地分别位于该些位元线区块之下,该些介电层区域系位于该些字元线上;至少一颈状结构,系分别位于该些介电层区域中;一第一氧化层,系分别位于该些字元线之间、每该些位元线区块以及每该些介电层区块之间,且位于该些字元线上;复数条位元线,位于该些位元线区块及该第一氧化层上,该些位元线系相互隔开而平行,并与该些字元线上下实质上垂直交错,且该些位元线系电性连接部分之该些位元线区块;以及一第二氧化层,系分别位于每该些位元线之间,且该第二氧化层位于该些字元线与该第一氧化层上。21.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该第一氧化层以及该第二氧化层,系使用高密度电浆法,以分别沈积于每该些字元线之间以及分别沈积于每该些位元线之间。22.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系氮化矽。23.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系硼磷矽玻璃。24.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系一聚合物。25.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该第一氧化层与该第二氧化层之材料系一低介电系数之物质。26.如申请专利范围第20项所述之三维多晶矽唯读记忆体,其中该介电层之材料系选自由二氧化矽、氮化矽、氧化铝、氧化铪与氧化锆所组成的族群中。27.一种三维多晶矽唯读记忆体(ROM)之制造方法,至少包括:提供一基板;沉积一绝缘氧化层于该基板上;沈积一第一多晶矽层于该绝缘氧化层上;沈积一介电层于该第一多晶矽层上;沈积一第二多晶矽层于该介电层上,再于该第二多晶矽层中定义出复数条第一位元线,并于该介电层中定义出复数条介电层区域;该些第一位元线相互隔开且平行;该些介电层区域系相互隔开且平行,并分别位于每该些第一位元线下;于每该些第一位元线中形成复数个不连续相连之位元线区块,并于该些介电层区域中形成复数个相对于该些位元线区块之介电层区块,该些位元线区块系相互隔开且平行,位于该些位元线区块下之该些介电层区块亦相互隔开且平行;使用一湿式蚀刻方式,蚀刻该些介电层区块,使每该些介电层区块分别于位元线方向形成一颈状结构且于字元线方向形成另一颈状结构;沈积一第一氧化层于该些字元线之间、每该些位元线区块以及每该些介电层区块之间,且位于该些字元线上;相对于该些第一位元线,分别形成复数条第二位元线于该些位元线区块及该第一氧化层上,该些第二位元线系相互隔开而平行,并与该些字元线实质上垂直交错,且该些第二位元线系电性连接部分之该些位元线区块;以及沈积一第二氧化层于每该些第二位元线之间。28.如申请专利范围第27项所述之制造方法,其中该第一多晶矽层系一N型重掺杂多晶矽层,而该第二多晶矽层系一P型轻掺杂多晶矽层。29.如申请专利范围第28项所述之制造方法,其中该N型重掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层。30.如申请专利范围第28项所述之制造方法,其中该P型轻掺杂多晶矽层系一多晶矽/含金属矽化物/多晶矽层。31.如申请专利范围第27项所述之制造方法,其中沈积该第一氧化层于每该些字元线之间之步骤,以及沈积该第二氧化层于每该些位元线之间之步骤,系使用高密度电浆法。32.如申请专利范围第27项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系氮化矽。33.如申请专利范围第27项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系硼磷矽玻璃。34.如申请专利范围第27项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系一聚合物。35.如申请专利范围第27项所述之制造方法,其中该第一氧化层与该第二氧化层之材料系一低介电系数之物质。36.如申请专利范围第27项所述之制造方法,其中该介电层与该第二氧化层之材料系选自由二氧化矽、氮化矽、氧化铝、氧化铪与氧化锆所组成的族群中。图式简单说明:第1图绘示乃传统之三维多晶矽唯读记忆体之剖面示意图。第2A图绘示乃依照本发明之第一实施例之三维多晶矽唯读记忆体的剖面示意图。第2B图绘示乃依照本发明之第一实施例之三维多晶矽唯读记忆体之制造方法的流程图。第2C~2H图绘示乃依照本发明之第一实施例之三维多晶矽唯读记忆体之制造方法的流程剖面图。第3A图绘示乃依照本发明之第二实施例之三维多晶矽唯读记忆体之制造方法的流程图。第3B~3F图绘示乃依照本发明之第二实施例之三维多晶矽唯读记忆体之制造方法的流程剖面图。 |
