发明名称 半导体装置
摘要 本发明提供一种半导体装置,系为抑制在形成于同一半导体装置内之电路间所产生之杂讯影响者。此半导体装置系于内部具有:包含多个电阻元件,或电晶体、电容元件等之复数个电路块2A至2C于同一半导体基板内的积层构造之半导体装置1A中,若电路块2A为杂讯源时,系以金属作成的于该电路块2A上方形成匣体(BOX)即可抑制该杂讯影响于其他基本电路块2B、2C者。
申请公布号 TWI224392 申请公布日期 2004.11.21
申请号 TW092115938 申请日期 2003.06.12
申请人 三洋电机股份有限公司 发明人 椎名正弘
分类号 H01L27/06 主分类号 H01L27/06
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种半导体装置,系具备:形成于半导体基板上的电路块,及由形成于上述半导体基板上的下层金属及上层金属,以及形成于该等层间之层间绝缘膜,予以围绕上述电路块的屏蔽(shield)体者。2.如申请专利范围第1项记载之半导体装置,其中,上述电路块系由包含复数个电阻元件、电晶体及电容器的电路所成者。3.如申请专利范围第1项记载之半导体装置,系,藉由形成于上述屏蔽体侧壁之窗孔,以形成收送该屏蔽体外部与上述电路块间信号之配线者。4.如申请专利范围第1项记载之半导体装置,系于,形成上述下层金属、上述层间绝缘膜及上述上层金属时,同时亦形成上述屏蔽体者。5.如申请专利范围第1项记载之半导体装置,其系形成复数个屏蔽体,而该复数个屏蔽体之屏蔽体高度都不一样者。6.如申请专利范围第1项记载之半导体装置,其中,上述屏蔽体外周部,系由至少为两层的金属层、以相互为格子状形成者。7.一种半导体装置,系具备:形成于半导体基板上的电路块;形成于上述半导体基板上的下层金属及上层金属,以及形成于该等层间之层间绝缘膜,予以围绕上述电路块的屏蔽体,及形成于上述屏蔽体内部之至少1个中间金属层者。8.如申请专利范围第7项记载之半导体装置,其中,上述中间金属层系具有较存在于同一平面上的层间绝缘膜面积更广的面积者。9.如申请专利范围第7项记载之半导体装置,其中,上述屏蔽体外周部,系由至少为两层的金属层、以相互为格子状形成者。图式简单说明:第1图系表示有关于本发明第1实施形态之半导体装置的斜视图。第2图系表示第1图中之匣体斜视图。第3图系表示沿第2图中X1-X1线部分之剖面图。第4图系表示沿第2图中Y1-Y1线部分之剖面图。第5图系表示有关于本发明第2实施形态之半导体装置的斜视图。第6图系表示有关于本发明第3实施形态之半导体装置的斜视图。第7图系表示第5图及第6图中之匣体斜视图。第8图系表示沿第7图中X2-X2线部分之剖面图。第9图系表示沿第7图中Y2-Y2线部分之剖面图。第10图系表示第6图中之匣体(BOX)的斜视图。第11图系表示沿第10图中X3-X3线部分之剖面图。第12图系表示沿第10图中Y3-T3线部分之剖面图。第13图系表示第10图内部之斜视图。第14图A系表示有关于本发明第1实施形态之匣体内部平面图。第14图B系表示有关于本发明第4实施形态之匣体3内部平面图。第15图系表示习用之保护电路电路图。第16图系表示习用半导体装置的平面图。
地址 日本