| 主权项 |
1.一种具有部分空乏电晶体、完全空乏电晶体与多重闸极电晶体之晶片,包括:一基底,上述基底包括一半导体层与位于上述半导体下之一绝缘层;一多重闸极电晶体,设置于上述基底上,包括:一鳍形半导体层,位于上述绝缘层上,其中上述鳍形半导体层具有一源极、一汲极以及位于上述源极和上述汲极之间之一通道区;一闸极介电层,位于上述鳍形半导体层之上述通道区表面;以及一闸极电极,位于上述闸极介电层上,并包覆对应于上述通道区之上述鳍形半导体层之两侧壁和一顶面;一部分空乏电晶体,设置于上述半导底基底上;以及一完全空乏电晶体,设置于上述半导底基底上。2.如申请专利范围第1项所述之具有部分空乏电晶体、完全空乏电晶体与多重闸极电晶体之晶片,其中上述半导体层包括一矽层或一矽锗层。3.如申请专利范围第1项所述之具有部分空乏电晶体、完全空乏电晶体与多重闸极电晶体之晶片,其中上述绝缘层包括氧化矽。4.如申请专利范围第1项所述之具有部分空乏电晶体、完全空乏电晶体与多重闸极电晶体之晶片,其中上述半导体层之厚度大体为10-2000。5.一种多重闸极电晶体之制造方法,包括:提供一基底,上述基底包括一半导体层和一位于上述半导体下之绝缘层;定义上述半导体层以形成一鳍形半导体层;圆滑化上述鳍形半导体层之上部边角;在上述鳍形半导体层表面形成一闸极介电层;在上述闸极介电层上形成一导电层;定义上述导电层以形成一跨于上述鳍形半导体层两侧壁和顶面之闸极电极;以及形成一源极和一汲极于上述闸极电极两侧之上述鳍形半导体层中。6.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述半导体层的材质为矽或矽锗。7.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述绝缘层的材质为氧化矽。8.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述闸极介电层的材质为氧化矽、氮氧化矽、或相对电容率(relative permittivity)大于5之介电材质。9.如申请专利范围第8项所述之多重闸极电晶体之制造方法,其中上述相对电容率大于5之介电材质为氧化铝(Al2O3)、氧化铪(HfO2)、或氧化锆(ZrO2)。10.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述闸极介电层的等效氧化层厚度为3-100埃。11.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述鳍形半导体层的侧壁之上述闸极介电层的厚度不同于顶部之厚度。12.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述鳍形半导体层的侧壁之上述闸极介电层的厚度小于顶部之厚度。13.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述鳍形半导体层的顶部之上述闸极介电层的等效氧化层厚度小于20埃。14.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述闸极电极的材质为多晶矽、多晶矽锗或金属。15.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中上述源极和上述汲极的形成方法包括:进行淡掺杂制程,以于未为上述闸极电极覆盖的上述鳍形半导体层中形成浅掺杂区;于上述闸极电极两侧形成一间隙壁;以及进行浓掺杂制程,以于未为上述闸极电极和上述间隙壁覆盖的上述鳍形半导体层中形成浓掺杂区。16.如申请专利范围第5项所述之多重闸极电晶体之制造方法,其中在形成上述源极和上述汲极之后,更包括于上述鳍形半导体层中之上述源极和上述汲极的表面形成一导电层以及沉积一应力膜层。17.如申请专利范围第16项所述之多重闸极电晶体之制造方法,其中位于上述源极和上述汲极表面之上述导电层的材质为金属、矽化金属或氮化金属。图式简单说明:第1A图至第1G图系显示本发明之可同时具有部分空乏电晶体与完全空乏电晶体之晶片的制作方法之一较佳实施例之制程立体图。第2A图与第2B图系显示不同主动区宽度之电晶体的电性分析结果。第3A图与第3B图系显示不同主动区宽度W与不同通道长度Lg之下,部分空乏电晶体与完全空乏电晶体之的关系示意图。 |
