| 主权项 |
1.一种内含多重脉冲计时操作频率数位电路之混合讯号积体电路之杂讯降低方法,该方法包括:提供一周期性讯号;提供一具有固定倍数于该周期性讯号频率之频率的第一计时器讯号;从该周期性讯号来取得一第二计时器讯号,其中该第二计时器讯号具有一非固定倍数于该周期性讯号频率之频率,而该非固定倍数系为一固定値和一时间变动値的总和,此外,在该第一和第二计时器讯号的总和差额频率之频谱能量得藉由频率分配延伸来降低之。2.如申请专利范围第1项所述之方法,其中,提供该第一计时器讯号的步骤另包括从使用具有该固定倍数之锁相回路之周期性讯号来取得该第一计时器讯号之步骤。3.如申请专利范围第1项所述之方法,其中,从该周期性讯号来取得第二计时器讯号的步骤另包括使用一具有该非固定倍数之锁相回路之步骤。4.如申请专利范围第1项所述之方法,其中,该时间变动値包括一量値和一变动频率。5.如申请专利范围第4项所述之方法,其中,该时间变动値之量値系为1和5之间的数値。6.如申请专利范围第4项所述之方法,其中,该时间变动値之变动频率系为每一变动约在2行和5行的范围内。7.如申请专利范围第1项所述之方法,其中,该周期性讯号包括一影像水平同步化讯号。8.如申请专利范围第1项所述之方法,其中,该第一计时器讯号包括一提供给类比式影像输入讯号之取样讯号。9.如申请专利范围第1项所述之方法,其中,该第二计时器讯号包括一提供给数位式影像输出讯号之同步讯号。10.一种内含多重脉冲计时操作频率数位电路之混合讯号积体电路之杂讯降低方法,该方法包括:提供一周期性讯号;从使用一锁相回路之该周期性讯号来取得一第一计时器讯号,其中,该第一计时器讯号系具有一固定倍数于该周期性讯号频率之频率;以及从使用一锁相回路之该周期性讯号来取得一第二计时器讯号,其中,该第二计时器讯号系具有一非固定倍数于该周期性讯号频率之频率,而该非固定倍数系为一固定値和一时间变动値的总和,此外,在该第一和第二计时器讯号的总和差额频率之频谱能量得藉由频率分配延伸来降低之。11.如申请专利范围第10项所述之方法,其中,该时间变动値包括一量値和一变动频率。12.如申请专利范围第11项所述之方法,其中,该时间变动値之量値系为1和5之间的数値。13.如申请专利范围第11项所述之方法,其中,该时间变动値之变动频率系为每一变动约在2行和5行的范围内。14.如申请专利范围第10项所述之方法,其中,该周期性讯号包括一影像水平同步化讯号。15.如申请专利范围第10项所述之方法,其中,该第一计时器讯号包括一提供给类比式影像输入讯号之取样讯号。16.如申请专利范围第10项所述之方法,其中,该第二计时器讯号包括一提供给数位式影像输出讯号之同步讯号。17.一种内含多重脉冲计时操作频率数位电路之混合讯号积体电路之杂讯降低系统电路,包括:从一周期性讯号取得第一计时器讯号之一装置,其中,第一计时器讯号具有固定倍数于该周期性讯号频率之频率;一从周期性讯号取得第二计时器讯号之一锁相回路,其中,该第二计时器讯号具有一非固定倍数于该周期性讯号频率之频率,而该非固定倍数系为一固定値和一时间变动値的总和,此外,在该第一和第二计时器讯号的总和差额频率之频谱能量得藉由频率分配延伸来降低之。18.如申请专利范围第17项所述之系统电路,其中从周期性讯号取得第二计时器讯号之锁相回路,另包括:一相位误差计算器,其具有第一输入端、第二输入端和一输出端,该输出端以包括一固定电压加上一与于第一和第二输入端之间之相位误差成正比之电压,并且该第一输入系耦合至周期讯号;一电压控制振荡器,其具有一输入端和一输出端,其中该输出端包括有一与相位误差计算器输出端成正比之频率,而该输入端耦合至该相位误差计算器输出端,此外,该输出端系耦合至该第二计时器讯号;以及一回馈装置,其具有一输入端和一输出端,其中,该回馈装置输出端的频率等于第二计时器讯号输入端之频率除以非固定倍数,而该输入端系耦合至该第二计时器讯号,此外,该输出端系耦合至相位误差计算器的第二输入端。19.如申请专利范围第18项所述之系统电路,其中,该回馈装置包括一针对第二计时器讯号的每一循环就计算一次之计数器。20.如申请专利范围第17项所述之系统电路,其中,从一周期性讯号取得第一计时器讯号之一装置具有一锁相回路。21.如申请专利范围第17项所述之系统电路,其中,该时间变动値包括一量値和一变动频率。22.如申请专利范围第21项所述之系统电路,其中,该时间变动値之量値系为1和5之间的数値。23.如申请专利范围第21项所述之系统电路,其中,该时间变动値之变动频率系为每一变动约在2行和5行的范围内。24.如申请专利范围第17项所述之系统电路,其中,该周期性讯号包括一影像水平同步化讯号。25.如申请专利范围第17项所述之系统电路,其中,该第一计时器讯号包括一提供给类比式影像输入讯号之取样讯号。26.如申请专利范围第17项所述之系统电路,其中,该第二计时器讯号包括一提供给数位式影像输出讯号之同步讯号。27.一种内含多重脉冲计时操作频率数位电路之混合讯号积体电路之杂讯降低系统电路,包括:从一周期性讯号取得第一计时器讯号之一装置,其中,第一计时器讯号具有固定倍数于该周期性讯号频率之频率;一从使用锁相回路之周期性讯号取得第二计时器讯号之一锁相回路,其中,该第二计时器讯号具有一非固定倍数于该周期性讯号频率之频率,而该非固定倍数系为一固定値和一时间变动値的总和,此外,在该第一和第二计时器讯号的总和差额频率之频谱能量得藉由频率分配延伸来降低之,而该锁相回路具有:一相位误差计算器,其具有第一输入端、第二输入端和一输出端,该输出端以包括一固定电压加上一与于第一和第二输入端之间之相位误差成正比之电压,并且该第一输入系耦合至周期讯号;一电压控制振荡器,其具有一输入端和一输出端,其中该输出端包括有一与相位误差计算器输出端成正比之频率,而该输入端耦合至该相位误差计算器输出端,此外,该输出端系耦合至该第二计时器讯号;以及一回馈装置,其具有一输入端和一输出端,其中,该回馈装置输出端的频率等于第二计时器讯号输入端之频率除以非固定倍数,而该输入端系耦合至该第二计时器讯号,此外,该输出端系耦合至相位误差计算器的第二输入端。28.如申请专利范围第27项所述之系统电路,其中,该回馈装置包括一针对第二计时器讯号的每一循环就计算一次之计数器。29.如申请专利范围第27项所述之系统电路,其中,从一周期性讯号取得第一计时器讯号之一装置具有一相位锁定回路。30.如申请专利范围第27项所述之系统电路,其中,该时间变动値包括一量値和一变动频率。31.如申请专利范围第30项所述之系统电路,其中,该时间变动値之量値系为1和5之间的数値。32.如申请专利范围第30项所述之系统电路,其中,该时间变动値之变动频率系为每一变动约在2行和5行的范围内。33.如申请专利范围第27项所述之系统电路,其中,该周期性讯号包括一影像水平同步化讯号。34.如申请专利范围第27项所述之系统电路,其中,该第一计时器讯号包括一提供给类比式影像输入讯号之取样讯号。35.如申请专利范围第27项所述之系统电路,其中,该第二计时器讯号包括一提供给数位式影像输出讯号之同步讯号。图式简单说明:第1图系为一多重计时脉冲、混合讯号积体电路,其中说明了频率总和差额杂讯分量的问题;第2图系为一转换类比式影像为数位式影像的液晶显示控制器系统,其中说明了在液晶显示器面板上多重计时脉冲、谐波杂讯(harmonic noise)干扰的问题;第3图系为使用本发明一较佳实施例之方法、并经由频率延伸来降低在多重计时脉冲电路中之计时器杂讯;第4图系为本发明锁相回路(PLL)电路之一较佳实施例,其用来产生一具有扩展频谱能量内容之计时器讯号。第5图系为本发明回馈「N'」电路之较佳实施例。 |
