发明名称 | 半导体集成电路的逻辑合成方法 | ||
摘要 | 一种半导体集成电路的设计方法,所述半导体集成电路包括多个各设置在相关的信号传输路径上的组合电路,该方法在用寄存器传送层逻辑合成上述半导体集成电路时以高电压源驱动具有关键路径的组合电路,同时以低电压源驱动无关键路径的其它组合电路,并在位于具有关键路径的组合电路前级的寄存器里设置把低电压信号变换为高电压信号的电平变换电路。故可简易地进行电路设计,并能实现半导体集成电路的低功耗化。 | ||
申请公布号 | CN1170242C | 申请公布日期 | 2004.10.06 |
申请号 | CN98116350.5 | 申请日期 | 1995.01.18 |
申请人 | 松下电器产业株式会社 | 发明人 | 小原一刚 |
分类号 | G06F17/50;H03K19/00 | 主分类号 | G06F17/50 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
主权项 | 1.一种半导体集成电路的制造方法,其中,所述半导体集成电路包括多个组合电路,其中各组合电路均设置在相关的一个信号传输路径上,其特征在于包括下列步骤:构成第一组合电路,所述第一组合电路包括由低电压源驱动的第一逻辑门电路和设置在作为关键路径的第一信号传输路径上并由高电压源驱动的第二逻辑门电路,将所述第一逻辑门电路和第二逻辑门电路设置在与第一信号传输路径不同的第二信号传输路径上;确定是否存在所述第一组合电路中的第一逻辑门电路的输出就是该第一组合电路中的第二逻辑门电路的输入,以及在所述第一逻辑门电路的输出是到所述第二逻辑门电路的输入时,将所述第一组合电路中的第一逻辑门电路变换为由高电压源驱动的逻辑门电路。 | ||
地址 | 日本大阪 |