发明名称 | 半导体装置 | ||
摘要 | 本发明提供一种降低了无效电流并且抑制了基板电流的半导体装置。半导体装置包括:具有主表面的硅基板(110),硅基板(110)的主表面上设置的P型半导体层(130),半导体层(130)与硅基板(110)之间设置的P型埋入层(140),设置在硅基板(110)的周围、从半导体层(130)的表面到达埋入层(140)的P型第1连接区域(160),半导体层(130)的表面设置的开关元件(10),设置在比开关元件(10)更靠近连接区域(160)的半导体层(130)的表面上、耐压比开关元件(10)低的低耐压元件(20)。 | ||
申请公布号 | CN1523677A | 申请公布日期 | 2004.08.25 |
申请号 | CN200410005581.4 | 申请日期 | 2004.02.18 |
申请人 | 株式会社东芝 | 发明人 | 中村和敏;末代知子;川口雄介;中川明夫 |
分类号 | H01L29/78;H01L27/04 | 主分类号 | H01L29/78 |
代理机构 | 永新专利商标代理有限公司 | 代理人 | 胡建新 |
主权项 | 1.一种半导体装置,其特征在于,包括:具有主表面的半导体基板;设置在上述半导体基板的主表面上的第1导电型半导体层;在上述半导体层与上述半导体基板之间设置的第1导电型的第1埋入层;设置在上述第1埋入层的周围、从上述半导体层的表面到达上述第1埋入层的第1导电型的第1连接区域;设置在位于上述第1埋入层上的上述半导体层的表面设置的开关元件;设置在比上述开关元件靠近上述第1连接区域的上述半导体层的表面上、耐压比上述开关元件低的低耐压元件。 | ||
地址 | 日本东京都 |