半导体存储器试验装置

摘要

一种半导体存储器试验装置，在与能够在高速试验方式下同时进行试验的半导体存储器的个数相同数量的m个不良解析存储器单元13₁～13_m中分别设置与交替动作的相数相同的n个输入端子组IN₁～IN_n、存储器控制部、以及存储块；在各存储器控制部中设置与交替动作的相数相同的n个故障格式部FLFO₁～FLFO_n和n-1个多路复用器；并且在各存储块中设置与交替动作的相数相同的n个存储体。在低速试验方式时，在所有的输入端子组IN₁～IN_n中分别输入低速故障数据LFAL₁～LFAL_n，在各不良解析存储器单元的存储器控制部中设置与交替动作的相数相同数量的n个故障格式部FLFO₁～FLFO_n，由此来将这些低速故障数据由n-1个多路复用器通过故障格式部FLFO₁～FLFO_n分别存储在各存储块的n个存储体中分别存储低速故障数据LFAL₁～LFAL。

主权项

1.一种半导体存储器试验装置，包括：存储对被试验半导体存储器进行试验的结果的故障数据的不良解析存储器具有与能够在对高速的半导体存储器进行试验的高速试验方式下同时进行试验的半导体存储器的个数相同数量的不良解析存储器单元；各不良解析存储器单元具有存储器控制部和存储块；各存储块具有与交替动作的相数相对应的数量的存储体；和所述存储器控制部具有存储体选择部；其特征在于，所述存储器控制部还具有：与交替动作的相数相对应的数量的输入端子组；与所述输入端子组和存储体对应设置交替动作的相数对应的数量的故障格式部；切换与所述输入端子和所述故障格式部的连接的切换部；所述切换部在对高速的半导体存储器进行试验的高速试验方式下，将施加给所述输入端子组中的一个输入端子的故障数据提供给全部的故障格式部，以便将上述故障数据通过各个故障格式部存储到对应的存储体中；在对低速的半导体存储器进行试验的低速试验方式下，将施加给所述输入端子组中的各个输入端子的故障数据提供给各个故障格式部，以便将上述故障数据通过各个故障格式部分别存储到对应的存储体中。