具有次放大架构之半导体记忆装置

摘要

本发明系一种具有次放大架构之半导体记忆装置，将N通道MOS电晶体(103)之源极连接感测放大器驱动线(S2N)，因此即使控制讯号(LAMPE)成为H准位，亦由于感测放大器驱动线(S2N)及LIO线对均在预充电电位(VBL)，因此当N通道MOS电晶体(101、102)之闸极–源极间电压(Vgs)成为OV，次放大器100不动作。由而不必增设用于供给传达列组块之活性化的讯号之电路架构而能图得半导体记忆装置之省面积化。