具有电流均匀分布特性的静电放电防护布置方法

摘要

本发明提供一种静电放电(ESD)防护布置的新方法，其可使CMOS元件具有电流均匀分布的特性，对甚于亚微米制造过程，可大为增进CMOS元件对静电放电的耐压性能。本发明的CMOS晶体管结构包含一具有P阱或N阱的半导体衬底、一介于漏极与源极间的栅极结构、一位于P阱或N阱中的轻微掺杂漏极区域、以及一具有与P阱或N阱相同极性的静电放电布置区域，该区域形成在漏极区域之下、并环绕向上对应于漏极接点的漏极区域。

主权项

1.一种具有电流均匀分布特性的静电放电防护布置方法，包含下列步骤：提供一具有P阱或N阱结构的半导体衬底；形成一互补式场效应晶体管于该半导体衬底的P阱或N阱中，该场效应晶体管是包含栅极、漏极区域、与源极区域，且该栅极包含：一栅极氧化层、一位于该栅极氧化层上的栅极电极和形成于该栅极二侧壁的隔离层；隔离层在该栅极隔离层的下面形成分别与该源极区域和漏极区域相邻的轻微掺杂漏极区，且该轻微掺杂漏极区域与该漏极区域具有相同的导电类型；形成一静电放电布置区于该漏极区域之下，该静电放电布置区具有与该P阱或N阱相同的导电类型，并环绕垂直对应于该漏极接点的漏极区域。