发明名称 半导体装置制造方法
摘要 一种多层配线构造之半导体装置之制造方法,其至少一个绝缘膜为具有500μm^2以上之表面积且具有配线宽度为10μm以下之一组导电部;系包含有:以化学机械研磨将绝缘膜表面平坦化用之研磨工程(501),与将平坦化之绝缘膜表面以洗净药液洗净之药液洗净工程(502),与将前述洗净药液以漂洗液加以除去之漂洗工程(503)。于前述漂洗工程中系使用溶存氧之浓度为抑制至6重量ppm以下之水作为漂洗液者。
申请公布号 TW200408499 申请公布日期 2004.06.01
申请号 TW092134573 申请日期 2000.06.27
申请人 富士通股份有限公司 发明人 堀内博志;山本保;泷川幸雄;铃木繁;山东伸明;宫基守
分类号 B24B37/04;H01L21/304 主分类号 B24B37/04
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本