发明名称 Verfahren zum Versiegeln eines Halbleiterbauelements und eine Vorrichtung, die das Verfahren ausführt
摘要 Eine Vorrichtung umfaßt einen Bauelementchip mit Schaltungselementen, die auf einem Substrat gefertigt sind, und eine Abdeckung, die zumindest einen Abschnitt des Bauelementchips abdeckt, der die Schaltungselemente, wie z. B. Dünnfilmresonatoren, umfaßt. Die Anordnung der Abdeckung auf dem Bauelementchip wird unter Verwendung einer Dichtung mit einer mit einer Profilstruktur versehenen Oberfläche für ein verbessertes Haften, eine Kaltschweißdeformierung von Gold und eine erhöhte Empfindlichkeit gegenüber Fremdstoffen versiegelt, was zu einer überlegeneren Versiegelung führt.
申请公布号 DE10325020(A1) 申请公布日期 2004.05.13
申请号 DE2003125020 申请日期 2003.06.03
申请人 AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELAWARE) 发明人 GEEFAY, FRANK S.
分类号 H01L23/29;H01L23/04;H01L23/10;H01L23/31;(IPC1-7):H01L21/52;H05K3/28 主分类号 H01L23/29
代理机构 代理人
主权项
地址