| 主权项 |
1.一种资料传输介面,其特征在于可相容USB 1.0.USB1.1或USB 2.0之介面讯号传输协定并具有至少下列之介面讯号: {VBUS、D0+、D0-、D1+、D1+、GND},其中D0+与D0-为一差额讯号组,D1+与D1-为另一差额讯号组,VBUS为介面电源,GND为介面接地者。2.如申请专利范围第1项所述之资料传输介面,其另包括一具有隔离杂讯功能之接地讯号者。3.如申请专利范围第1项所述之资料传输介面,其进一步将差额讯号组{D0+、D0-}及{D1+、D1-}设计成主朴式架构,其中{D0+、D0-}为主式、{D1+、D1-}为朴式,主式差额讯号组{D0+、D0-}负责与USB 1.0.USB 1.1或USB 2.0之介面讯号作传输协定者。4.如申请专利范围第3项所述之资料传输介面,其中主式差额讯号组{D0+、D0-}与朴式差额讯号组{D1+、D1-}共同完成双通道通用串列滙流排(DCUSB,Dual Channel universal Serial bus)介面讯号之传输协定者。5.如申请专利范围第3项所述之资料传输介面,其中朴式差额讯号组{D1+、D1-}于双通道通用串列滙流排协定下,仅负责资料之传输者。6.如申请专利范围第4项所述之资料传输介面,其中主式差额讯号组{D0+、D0-}与朴式差额讯号组{D1+、D1-}使用一鸣叫程序(Chirp sequence)完成介面讯号之传输协定,其中之鸣叫程序系由覆数个鸣叫J讯号(Chirp J)及鸣叫K讯号(Chirp K)所组成,鸣叫J讯号在主式讯号上为{D0+=1,D0-=0},鸣叫J讯号在朴式讯号上为{D1+=1,D1-=0},鸣叫K讯号在主式讯号上为{D0+=0,D0-=1},鸣叫K讯号在朴式讯号上为{D1+=0,D1-=1}者。7.如申请专利范围第3项所述之资料传输介面,其中资料在主式差额讯号及朴式差额讯号上作非同步传输,当其中之一差额讯号传输之资料发生错误时,介面控制器将暂时停止资料的递送,并利用主式或朴式差额讯号重复传送该笔资料;直到该笔资料正确接收后介面控制器再继续传送资料封包者。8.一种具有双通道通用串列滙流排介面之装置,其特征为可相容于USB介面资料传输规格,并具有两个资料传输通道,每一个通道上之讯号均由两个差额讯号所组成;装置内并具一介面控制器,其具有资料之转换及传输之功能者。9.如申请专利范围第8项所述之装置,其中之介面控制器至少包括一差额讯号接收器,及一电流驱动器;该差额讯号接收器与电流驱动器并经由适当之电路而与介面通道上之差额讯号所连接者。图式简单说明:图一、USB 2.0之鸣叫程序讯号示意图90.弹跳讯号,100.鸣叫K讯号,200.鸣叫K及鸣叫J讯号群组。图二、DCUSB滙流排协定之鸣叫程序讯号示意图100.主式之鸣叫K讯号,200.主式之鸣叫K及鸣叫J讯号群组,110.朴式之鸣叫K讯号,210.朴式之鸣叫K及鸣叫J讯号群组。图三、DCUSB滙流排系统连接示意图10.USB2.0装置,20.USB2.0集线器,30.DCUSB装置,40.USB1.x装置,50.USB2.0装置。图四、交易封包示意图300.USB2.0之资料输入交易,310.输入型特征封包,320.资料封包,330.调协封包,400.DCUSB之资料输入交易,410.主式输入型特征封包,420.主式资料封包,430.主式调协封包,411.朴式输入型特征封包,421.朴式资料封包,431.朴式调协封包。图五、DCUSB之电路架构图500.DCUSB之主机端,510.主机差额接收器,520.电流驱动器,600.DCUSB之装置端,610.装置差额接收器,620.电流驱动器,700.DCUSB滙流排介面。 |
