串扰分析方法、利用串扰的电子线路装置的设计和制造方法、以及用于该目的的电子电路库的记录媒体

摘要

一种通过分析配线之间的串扰引起的延迟时间劣化，可以精度良好地计算电子电路装置的延迟时间的方法，该电子电路装置中，根据输入信号模式，关注配线及与其邻接的多个配线的各个信号到达时刻动态地变化。利用由关注配线及邻接配线之间的相对信号到达时刻可以检索的延迟时间劣化的信息，通过对关注配线的各个信号到达时刻的每一个计算关注配线及邻接配线的各对中发生的延迟时间劣化并通过将其相加计算出在存在多个邻接配线的场合的总延迟时间劣化值。可以使以高速度进行大规模电子电路装置的设计变得容易，并且可以排除延迟时间中的过多的余量，可以效率更高地进行电子电路装置的设计制造。

主权项

1.一种串扰分析方法，用来分析与1个关注配线邻接的多个邻接配线向上述关注配线施加的信号串扰，其特征在于：相应于上述关注配线及上述多个邻接配线上的各个动态信号到达时刻所取的范围，分别求出上述各邻接配线对上述关注配线施与的延迟时间劣化，并将这些延迟时间劣化以上述关注配线上的信号到达时刻为基准进行加法运算。