| 摘要 |
<p>La présente invention concerne un procédé et un dispositif permettant de produire un signal de synchronisation à augmentation ou diminution relativement linéaire de la fréquence d'horloge. On génère un premier signal d'horloge d'une première fréquence utilisé alors pour produire un second signal d'horloge d'une seconde fréquence. Pour produire cette seconde fréquence on abandonne des impulsions choisies du premier signal d'horloge. Des structures binaires particulières sont rangées dans un élément de mémoire. On sélectionne alors des bits que l'on achemine depuis l'élément de mémoire à une fréquence déterminée par le premier signal d'horloge. Les bits ainsi acheminés servent à construire le second signal d'horloge. Pour déterminer la fréquence du second signal d'horloge, il suffit de sélectionner une structure binaire particulière parmi celles qui ont été sélectionnées et acheminées. En outre en changeant les structures binaires à l'intérieur des registres à des moments sélectionnés, on peut amener la fréquence du second signal d'horloge d'une façon relativement linéaire.</p> |
