| 主权项 |
1.一种测试式样产生方法,其方法步骤包括:提出适用于一待测元件之一测试式样;列出并分析该测试式样;将该测试式样以一数位电路描述语言描述并模拟该数位电路描述语言以得到一模拟测试式样,将该模拟测试式样对该待测元件作测试以得到一模拟测试结果;将该数位电路描述语言写入至一记忆装置中;使用该记忆装置内之该数位电路描述语言对该待测元件作测试以得到一实际测试结果;以及比较该模拟测试结果以及该实际测试结果,如果相符,使用该记忆装置对该待测元件作连续测试,且测试过程中,该测试式样产生信号之回圈间没有一延迟时间,如果不相符,则检视与调整该数位电路描述语言以重新写入该记忆装置。2.如申请专利范围第1项所述之测试式样产生方法,其中该数位电路描述语言为一VHDL语言。3.如申请专利范围第1项所述之测试式样产生方法,其中可使用一场可程式闸阵列代替该记忆装置。4.如申请专利范围第2项所述之测试式样产生方法,其中该数位电路描述语言系保含一测试式样资料程式码与一测试式样长度程式码。5.如申请专利范围第4项所述之测试式样产生方法,其中使用该记忆装置对该待测元件作测试,而该数位电路描述语言运作方式为:计数重置;开始以该测试式样之周期作一计数并根据该计数使待测元件接受该测试式样资料程式码与该测试式样长度程式码分别产生之一测试资料信号与一测试长度信号作测试;测试结束时,该待测元件产生一测试结果信号;以及比较一正常测试结果信号与该测试结果信号,如果相符,发出一正常指示信号,如果不相符,则发出一错误指示信号。6.一种测试式样产生装置,该测试式样产生装置系用以对一待测元件作一测试式样测试,其装置包括:一第一唯读记忆装置,该第一唯读记忆装置储存一测试式样资料程式码并输出一测试资料信号;一第二唯读记忆装置,该第二唯读记忆装置储存一测试式样长度程式码并输出一测试长度信号;一计数装置,该计数装置电性连接该第一唯读记忆装置以及该第二唯读记忆装置且根据该测试式样之周期计数;一待测元件连接装置,该待测元件连接装置电性连接该第一唯读记忆装置与该第二唯读记忆装置且输出一测试结果信号;一比较装置,该比较装置储存一正常测试结果波形且电性连接该待测元件、该第一唯读记忆装置以及该第二唯读记忆装置并输出一指示信号;一控制装置,该控制装置电性连接该第一唯读记忆装置、该第二唯读记忆装置、该计数装置以及该比较装置且接收一控制信号以及输出该指示信号。7.如申请专利范围第6项所述之测试式样产生装置,其中该计数装置为一递减计数器。8.如申请专利范围第6项所述之测试式样产生装置,其中该计数装置为一递减计数器以及一递增计数器。9.如申请专利范围第6项所述之测试式样产生装置,其中该比较装置以内建一第三唯读记忆装置储存该正常测试结果信号。10.如申请专利范围第6项所述之测试式样产生装置,其中该第一唯读记忆装置、该第二唯读记忆装置、该计数装置、该比较装置以及该控制装置可使用一场可程式闸阵列代替。11.一种测试式样产生装置,该测试式样产生装置系用以对一待测元件作一测试式样测试,其装置包括:一开关装置,该开关装置输出一控制信号;一场可程式闸阵列,该场可程式闸阵列接收该控制信号以及一测试结果信号并输出一测试资料信号、一测试长度信号以及一指示信号;一待测元件连接装置,该待测元件连接装置接收该测试资料信号以及该测试长度信号并输出该测试结果信号;一输出缓冲装置,该输出缓冲装置接收该指示信号并驱动输出该指示信号;一显示装置,该显示装置接收由该输出缓冲装置输出之该指示信号;以及一界面板,该界面板电性连接该开关装置、该场可程式闸阵列、该待测元件连接装置、该输出缓冲装置以及该显示装置。12.如申请专利范围第11项所述之测试式样产生装置,其中该开关装置为一三位元之指拨开关。13.如申请专利范围第11项所述之测试式样产生装置,其中该场可程式闸阵列之内部结构可包括:一第一唯读记忆装置,该第一唯读记忆装置储存一测试式样资料程式码以输出该测试资料信号;一第二唯读记忆装置,该第二唯读记忆装置储存一测试式样长度程式码以输出该测试长度信号;一计数装置,该计数装置电性连接该第一唯读记忆装置以及该第二唯读记忆装置且根据该测试式样之周期计数;一比较装置,该比较装置储存该正常测试结果波形且电性连接该第一唯读记忆装置以及该第二唯读记忆装置并输出该指示信号;一控制装置,该控制装置电性连接该第一唯读记忆装置、该第二唯读记忆装置、该计数装置以及该比较装置且接收该控制信号以及输出该指示信号。14.如申请专利范围第11项所述之测试式样产生装置,其中该输出缓冲装置为一复数个74LS244积体电路构成。15.如申请专利范围第11项所述之测试式样产生装置,其中该显示装置为一发光二极体显示装置。16.如申请专利范围第11项所述之测试式样产生装置,其中该界面装置为一任意接脚数之界面板。17.如申请专利范围第13项所述之测试式样产生装置,其中该计数装置为一递减计数器。18.如申请专利范围第13项所述之测试式样产生装置,其中该计数装置为一递减计数器以及一递增计数器。19.如申请专利范围第13项所述之测试式样产生装置,其中该比较装置以内建一第三唯读记忆装置储存该正常测试结果信号。图式简单说明:第1图绘示的是根据本发明之测试式样产生方法之流程图;第2图绘示的是根据本发明较佳实施例中之程式运作流程图;第3图绘示的是根据本发明较佳实施例中之测试式样产生装置之电路方块图;以及第4图绘示的是根据本发明较佳实施例中之场可程式阵列内部之电路方块图。 |
