| 摘要 |
<p>L'invention concerne un procédé pour égaliser un signal de données par l'algorithme de Viterbi. Dans un premier temps, des contributions en treillis à des valeurs de signaux reconstruites sont calculées pour l'obtention de métriques de transition et elles sont mémorisées dans un premier ensemble de tables. Si un diagramme en treillis réduit doit servir de base au calcul des métriques de transition, des contributions à retour de décision sont en outre calculées, puis mémorisées dans un deuxième ensemble de tables. Lors des opérations ACS, un accès au premier ou au deuxième ensemble de tables est effectué pour la détermination des valeurs de signaux reconstruites.</p> |
