发明名称 应用于数字非同步通讯传输系统中自动校准及同步化的方法
摘要 一种应用于数字非同步通讯传输系统中自动校准及同步化的方法,至少包含下列步骤:(a)初始化一接收端(Target)系统;(b)接收端侦测到一开始位元(START bit)的一下降缘(falling edge)信号后开始计数;(c)接收端侦测到开始位元的一上升缘(risins edge)信号后结束计数;(d)储存一计数结果;(e)设定一取样指标(sampling pointer)的时间长度为(计数结果/2),(f)补偿一延迟时间并经过一等待回路(wait loop)为(计数结果/2)的时间长度;(g)取样并储存第1资料位元;(h)补偿一延迟时间并经过一等待回路为计数结果的时间长度;(i)依序取样并储存依序的资料位元;(j)确定取样并储存8个资料位元;(k)依据该初始化,设置一字元间距;及重复执行步骤(b)-步骤(k)。
申请公布号 CN1402464A 申请公布日期 2003.03.12
申请号 CN01130739.0 申请日期 2001.08.22
申请人 世平兴业股份有限公司 发明人 李心贤
分类号 H04L7/00;H04B17/00 主分类号 H04L7/00
代理机构 北京三友知识产权代理有限公司 代理人 李强
主权项 1.一种应用于数字非同步通讯传输系统中自动校准及同步化的方法,其特征是:至少包含下列步骤:(a)初始化一接收端(target)系统;(b)接收端侦测到一开始位元(START bit),的一下降缘(falling edge)信号后开始计数;(c)接收端侦测到开始位元的一上升缘(risins edge)信号后结束计数;(d)储存一计数结果;(e)设定一取样指标(sampling pointer)的时间长度为(计数结果/2);(f)补偿一延迟时间并经过一等待回路(wait loop)为(计数结果/2)的时间长度;(g)取样并储存第1资料位元;(h)补偿一延迟时间并经过一等待回路(Wait loop)为(计数结果)的时间长度;(i)依序取样并储存依序的资料位元;(j)确定取样并储存8个资料位元;(k)依据该初始化,设置(locating)一字元间距(InterCharacter Region);及重复执行步骤(b)-步骤(k)。
地址 台湾省台北市