CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben

摘要

Bei einer CMOS-Halbleitervorrichtung mit einem Substrat, einer Gate-Isolationsschicht, die auf dem Substrat ausgebildet ist, zumindest einem ersten Polysilizium-Gate, das über dem Substrat in zumindest einem PMOS-Transistorbereich ausgebildet ist und zumindest einem zweiten Polysilizium-Gate, das über dem Substrat in zumindest einem NMOS-Transistorbereich ausgebildet ist, ist eine Gesamtmenge von Ge in dem ersten Polysilizium-Gate die gleiche wie in dem zweiten Polysilizium-Gate, wobei eine Verteilung der Ge-Konzentration in dem ersten und/oder zweiten Polysilizium-Gate entsprechend zu einem Abstand von der Gate-Isolationsschicht unterschiedlich ist und wobei eine Ge-Konzentration in einem Abschnitt des ersten Polysilizium-Gates, der an die Gate-Isolationsschicht angrenzt, höher ist als die in dem zweiten Polysilizium-Gate. Die Ge-Konzentration in dem Abschnitt des ersten Polysilizium-Gates, der an die Gate-Isolationsschicht angrenzt, ist mehr als zweimal so hoch wie die in dem zweiten Polysilizium-Gate. Beispielsweise wird es bevorzugt, daß die Ge-Konzentration in dem Abschnitt des ersten Polysilizium-Gates, der an die Gate-Isolationsschicht angrenzt, mehr als 20% beträgt und die Ge-Konzentration in einem Abschnitt des zweiten Polysilizium-Gates, der an die Gate-Isolationsschicht angrenzt, weniger als 10% beträgt.