| 主权项 |
1.一种资料处理电路,其包含:–一处理器,用以执行一程式;–一快取记忆体,用以透过该处理器存取快取资料;–一快取记忆体管理单元,其配置可用以保存有关由该处理器所存取位址之中的位址流资讯,及用以管理在快取记忆体中的资料储存,其系决定在资料是否对应到来自位址流的一特定位址,该快取记忆体管理单元可反应该程式的执行而更新该位址流的目前位址,其特征为该快取记忆体管理单元的配置可在重复使用的快取记忆体中产生选取的储存位置,快取记忆体中的一储存位置是使用于对应可达成重复使用的特定位址的资料,其是决定在与目前位址有关的特定位址之一位置。2.如申请专利范围第1项之资料处理电路,该快取记忆体管理单元可保存该位址流的一距离参数,当特该殊位址超过目前位址的该距离时,该快取记忆体管理单元便可使该储存位置重复使用。3.如申请专利范围第2项之资料处理电路,该处理器具有一指令组,其包含用以设定该距离参数之一或多个指令。4.如申请专利范围第1项之资料处理电路,该快取记忆体管理单元可透过该处理器识别写入快取记忆体的写资料,该处理器具有包含一指令的指令组,该指令用以发信该快取记忆体管理单元是否在重复使用写资料储存的快取记忆体位置之前,在相同位址上将写资料从位址流拷贝到主记忆体。5.如申请专利范围第1项之资料处理电路,该快取记忆体管理单元的配置可用以侦测由该处理器所送出的一资料位址何时等于该位址流的一下一预期资料位址,并且反应该侦测而更新目前位址。6.如申请专利范围第1项之资料处理电路,使用该位址流的该快取记忆体管理单元亦可将来自属于该位址流之资料位址的资料预拾取到快取记忆体。7.如申请专利范围第1至6项的其中任何一项之资料处理电路,该快取记忆体管理单元的配置可用以保存有关该处理器所存取的位址之中的复数个位址流,该快取记忆体管理单元可反应该程式的执行而单独更新每个特定位址流的目前位址,在快取记忆体中的一储存位置可用于对应一特定位址的资料,该特定位址是在可重复使用之一特定位址流,其系决定在有关特定位址流的目前位址之该特定位址的一位置。图式简单说明:图1系显示一处理电路。图2系显示一记忆体位址空间。图3系显示描述一快取记忆体管理单元操作之一位址流程图。 |
