发明名称 METHOD OF FABRICATING A SEMICONDUCTOR STRUCTURE
摘要 <p>기판 상에 하부 절연층, 하부 에칭 스토퍼막, 상부 절연층 및 상부 에칭 스토퍼막으로 이루어진 적층 구조물이 제공된다. 비아 홀은 기판의 도핑 영역 상의 위치에 형성되며, 이러한 비아 홀은 상부 에칭 스토퍼막 및 상부 절연층을 통해 하부 에칭 스토퍼막에까지 연장된다. 상부 에칭 스토퍼막 상에는, 트랜치 패턴을 갖는 포토레지스트층이 배치되어 트랜치 패턴의 레플리카가 생성된 후, 포토레지스트층이 제거된다. 그 후, 상부 절연층의 일부는 트랜치 패턴의 레플리카를 통해 제거되어 배선 트랜치를 형성하며, 하부 에칭 스토퍼막의 상기 제거된 부분을 통해 하부 절연층의 일부가 제거되어 비아 홀이 도핑 영역에까지 연장된다. 배선 트랜치를 통해 상부 에칭 스토퍼막 및 하부 에칭 스토퍼막의 일부가 동시에 제거된다. 마지막으로, 비아 홀 및 배선 트랜치 내에 금속이 증착된다.</p>
申请公布号 KR100342639(B1) 申请公布日期 2002.07.04
申请号 KR19990048707 申请日期 1999.11.05
申请人 null, null 发明人 마쯔모또아끼라
分类号 H01L21/302;H01L21/3065;H01L21/76;H01L21/768;H01L23/485 主分类号 H01L21/302
代理机构 代理人
主权项
地址