| 摘要 |
<p>본 발명은 반도체 소자의 제조 방법에 있어서, 폴리 실리콘-저마늄을 게이트 전극으로 사용하면서 표면 거칠기도 개선할 수 있는 방법에 관한 것이다. 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 게이트 산화막, 하부 폴리 실리콘막, 및 폴리 실리콘-저마늄막을 순차적으로 형성하는 단계; 상기 폴리 실리콘-저마늄막 상에 소정의 두께로 상부 폴리 실리콘막을 형성하는 단계; 상기 결과물을 소정의 형태로 패터닝하여 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 결과물 상에 LDD 산화막을 증착하고, 저농도 소오스/드레인 영역을 형성하는 단계; 상기 LDD 산화막 상에 스페이서를 형성한 후에 소오스 및 드레인 영역에 고농도 이온을 주입하는 단계; 및 저마늄 이온을 활성화시켜서 폴리 실리콘-저마늄의 게이트용 도전막을 형성하기 위한 열처리 단계를 포함한다.</p> |
