| 发明名称 | 绝缘栅型半导体装置及其制造方法 | ||
| 摘要 | 一种绝缘栅型半导体装置及其制造方法,栅电极10由在第1栅绝缘膜3上残存的第1多晶硅层4、在该多晶硅层4上已被重叠的第2多晶硅层8的部分和位于第2栅绝缘膜6A、6B上的第2多晶硅层8构成。由此,即使栅电极10的在第1栅绝缘膜3上的厚度与现有的栅电极的厚度相同,在第2栅绝缘膜6A、6B上的膜厚t2也比现有例的膜厚t1薄。由此,由于栅电极10与N+型源层11的台阶差、栅电极10与N+型漏层12的台阶差h2比以往的小,故可改善层间绝缘膜13的平坦性。 | ||
| 申请公布号 | CN1338781A | 申请公布日期 | 2002.03.06 |
| 申请号 | CN01133123.2 | 申请日期 | 2001.08.07 |
| 申请人 | 三洋电机株式会社 | 发明人 | 关川信之;木绵正明;安藤弥;平田光一 |
| 分类号 | H01L29/78;H01L21/336 | 主分类号 | H01L29/78 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;梁永 |
| 主权项 | 1.一种绝缘栅型半导体装置，其特征在于：具备：在第1导电型的半导体衬底上形成的第1栅绝缘膜；与该第1栅绝缘膜邻接且具有比第1栅绝缘膜厚的膜厚的第2栅绝缘膜；在上述第1和第2栅绝缘膜上形成的栅电极；以及在离开上述栅电极的位置上形成的第2导电型的源层和漏层，上述栅电极由在上述第1绝缘膜上形成的第1硅层和第2硅层构成，其中，上述第2硅层重叠在上述第1硅层上，同时位于上述第2栅绝缘膜的一部分上。 | ||
| 地址 | 日本大阪府 | ||