发明名称 METHOD OF MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT HAVING MULTILAYER WIRING STRUCTURE
摘要 반도체기판상에 트랜지스터등의 기본소자를 형성하여 그위에 배선층을 복수적층하여, 기본소자를 접속하여 구성한 서브회로, 서브회로를 접속한 규모를 크게한 서브회로와, 순차 서브회로의 규모를 크게하는 동시에 복잡한 구성으로 하는 LSI의 제조방법에 있어서, 그 도중의 배선층이 형성된 상태에서 그때까지에 배선접속된 기본소자나 서브회로에 대하여, 전수시험, 기능시험, 축퇴고장시험, 정지전원 전류시험등을 행하고, 그후의 배선층의 형성마다 그 배선접속시험을 행한다. 고장검출율을 향상시켜, 시험코스트, 제조코스트를 삭감한다.
申请公布号 KR20010112458(A) 申请公布日期 2001.12.20
申请号 KR20017013614 申请日期 2001.10.24
申请人 소마 마니 发明人 마에다야스히로;소마 마니;이시다마사히로;야마구치다카히로
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人
主权项
地址