| 摘要 |
<p>본 발명은 반도체 메모리 제조방법에 관한 것으로, 종래 반도체 메모리 제조방법은 커패시터 형성을 위해 두꺼운 절연막에 콘택홀을 형성함으로써, 그 공정이 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 필드산화막의 형성으로 소자형성영역을 정의하고, 상기 소자형성영역에 복수의 게이트를 형성함과 아울러 필드산화막의 상부에 위치하며, 상기 소자형성영역과 평행한 비트라인을 형성한 후, 상기 게이트의 측면 소자형성영역에 불순물 이온을 주입하여 소스 및 드레인을 형성하고 상기 게이트의 측면에 측벽을 형성하는 단계와; 상기 구조의 상부전면에 다결정실리콘을 증착하고, 드레인상에 커패시터 플러그와, 상기 공통소스와 비트라인을 연결하는 비트라인 플러그를 형성하는 단계와; 상기 구조의 상부전면에 제1절연막을 증착하고, 그 제1절연막에 콘택홀을 형성하여 상기 게이트의 상부를 노출시킨 후, 상기 게이트에 접속되는 워드라인을 형성하는 단계와; 상기 워드라인의 상부에 제2절연막을 형성하고, 자기정렬방식으로 상기 워드라인 하부의 제1절연막에 콘택홀을 형성하여 커패시터 플러그를 노출시킨 후, 그 커패시터 플러그에 접속되는 커패시터를 형성하는 단계로 구성되어 비트라인을 워드라인과 1함께 형성하여, 메모리셀 영역에서의 절연막 단차를 줄임으로써, 커패시터 형성을 위한 콘택홀 형성시 그 콘택홀의 깊이를 감소시켜 공정마진을 확보하는 효과가 있다.</p> |
