发明名称 反应性离子蚀刻的方法
摘要 本发明提供一种反应性离子蚀刻的方法,包括下列步骤,首先,提供一半导体基底,其表面形成有欲蚀刻的材料层。然后,将上述形成有欲蚀刻的材料层之半导体基底移至一反应性离子蚀刻反应室,该反应室具有一第一电极与用来承载该半导体基底的第二电极。接着,选择性蚀刻上述欲蚀刻的材料层,其中至少包括一第一阶段蚀刻与一第二阶段蚀刻,进行该第一阶段蚀刻时,该第一电极与第二电极具有第一间距,进行该第二阶段蚀刻时,该第一电极与第二电极具有第二间距。本发明在同一蚀刻步骤(条件)藉由在不同的蚀刻阶段,调整电极的间距而提升在半导体晶圆各个位置的蚀刻均一度,进而确保半导体元件的性能。
申请公布号 TW447036 申请公布日期 2001.07.21
申请号 TW089116576 申请日期 2000.08.17
申请人 茂德科技股份有限公司 发明人 吴兆爵
分类号 H01L21/306 主分类号 H01L21/306
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种位元线接触窗的制造方法,适用于形成有间极的半导体基底,上述制造方法包括下列步骤:(a)在上述半导体基底形成一氧化绝缘层;(b)将上述形成有氧化绝缘层的半导体基底移至一反应性离子蚀刻反应室,该反应室具有一第一电极与用来承载该半导体基底的第二电极;(c)选择性蚀刻上述氧化绝缘层,以在上述闸极的旁侧形成一位元线接触窗,其中至少包括一第一阶段蚀刻与一第二阶段蚀刻,进行该第一阶段蚀刻时,该第一电极与第二电极具有第一间距,进行该第二阶段蚀刻时,该第一电极与第二电极具有第二间距。2.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该第一间距大于该第二间距。3.如申请专利范围第2项所述之位元线接触窗的制造方法,其中该第一间距大约为33-37mm,且第二间距为27-31mm。4.如申请专利范围第3项所述之位元线接触窗的制造方法,其中该第一间距大约为37mm,且第二间距大约为27mm。5.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该第一间距小于该第二间距。6.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该第一阶段蚀刻的处理时间介于30-40秒之间。7.如申请专利范围第6项所述之位元线接触窗的制造方法,其中该第二阶段蚀刻的处理时间介于35-40秒之间。8.如申请专利范围第1项所述之位元线接触窗的制造方法,其中步骤(c)蚀刻氧化绝缘层系使用CF4.CO、以及Ar为反应气体。9.如申请专利范围第1项所述之位元线接触窗的制造方法,其中步骤(c)之后,更包括一聚合物蚀刻步骤,用以防止蚀刻停止。10.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该聚合物蚀刻步骤系使用CF4.CO、Ar、以及O2为反应气体。11.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该氧化绝缘层系由硼磷矽玻璃材料以及二氧化矽材料构成。12.一种反应性离子蚀刻的方法,包括下列步骤:提供一半导体基底,其表面形成有欲蚀刻的材料层;将上述形成有欲蚀刻的材料层之半导体基底移至一反应性离子蚀刻反应室,该反应室具有一第一电极与用来承载该半导体基底的第二电极;选择性蚀刻上述欲蚀刻的材料层,其中至少包括一第一阶段蚀刻与一第二阶段蚀刻,进行该第一阶段蚀刻时,该第一电极与第二电极具有第一间距,进行该第二阶段蚀刻时,该第一电极与第二电极具有第二间距。13.如申请专利范围第12项所述之反应性离子蚀刻的方法,其中该第一间距大于该第二间距。14.如申请专利范围第13项所述之反应性离子蚀刻的方法,其中该第一间距小于该第二间距。图式简单说明:第一图-第五图系根据本发明实施例形成位元线接触窗的制程剖面图。第六图系显示使用于反应性离子蚀刻装置之两电极的示意图。
地址 新竹科学工业园区力行路十九号三楼