| 主权项 |
1.一种快闪记忆体之制造方法,包括下列步骤:提供一基底,该基底上形成有一氧化层;形成一第一多晶矽层于该氧化层上;定义该第一多晶矽层与该氧化层;形成一第一介电层覆盖该第一多晶矽层;形成一第二多晶矽层覆盖该第一介电层;定义该第二多晶矽层,用以使得该第二多晶矽层形成一控制闸极层且进一步定义该第一多晶矽层,用以使得该第一多晶矽层形成一浮置闸极层,其中该控制闸极层之两侧约暴露出该基底;形成一隧穿扩散区于该控制闸极层其中一侧下方之该基底中;形成一离子布植区于该控制闸极层之其中另一侧下方之该基底中,且该离子布植区以一间距距离该第一多晶矽层;形成一第二介电层覆盖该离子布植区、隧穿扩散区、第一多晶矽层与第二多晶矽层;形成一第三多晶矽层覆盖该第二介电层;以及定义该第三多晶矽层,用以使得该第三多晶矽层形成一选择闸极层。2.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该隧穿扩散区包括一磷离子扩散区。3.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该隧穿扩散区约侧向延伸至该第一多晶矽层下方之该基底中。4.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该隧穿扩散区为一汲极区。5.如申请专利范围第1项所述之快闪记忆体之制造方法,其中形成该第一、第二与第三多晶矽层的方法包括使用一低压化学气相沉积法。6.如申请专利范围第1项所述之快闪记忆体之制造方法,其中定义该第一、第二与第三多晶矽层的方法包括使用一微影蚀刻法。7.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该离子布植区包括一砷离子布植区。8.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该离子布植区为一源极区。9.如申请专利范围第1项所述之快闪记忆体之制造方法,其中形成该介电层的方法包括使用一低压化学气相沉积法。10.如申请专利范围第1项所述之快闪记忆体之制造方法,其中定义该第二多晶矽层的步骤中,更包括定义该第一介电层。11.如申请专利范围第1项所述之快闪记忆体之制造方法,其中该选择闸极层之延伸方向约垂直于该控制闸极层,该选择闸极层是对应且位于该浮置闸极层上。12.一种快闪记忆体之制造方法,包括下列步骤:提供一基底;形成堆叠且已定义之一第一多晶矽层与氧化层于该基底上;形成一第一介电层覆盖该第一多晶矽层;形成一第二多晶矽层覆盖该第一介电层;定义该第二多晶矽层,并进一步定义该第一多晶矽层,该第二多晶矽层位于该第一多晶矽层上,且该第二多晶矽层具有一第一延伸方向,以及该第二多晶矽层之两侧约暴露出该基底;形成一第一离子布植区于该第二多晶矽层其中一侧下方之该基底中;形成一第二离子布植区于该第二多晶矽层之其中另一侧下方之该基底中,且该第二离子布植区以一间距距离该第一多晶矽层;形成一第二介电层覆盖包括该第二离子布植区之该基底;以及形成一已定义之第三多晶矽层于该第二介电层上,该第三多晶矽层具有一第二延伸方向。13.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第一多晶矽层系位于该氧化层上。14.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第二多晶矽层之该第一延伸方向约垂直于该第三多晶矽层之该第二延伸方向,且该第三多晶矽层是对应且位于该第一多晶矽层上。15.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第一离子布植区为一磷离子布植区。16.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第二离子布植区为一砷离子布植区。17.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第一扩散区约侧向延伸至该第一多晶矽层下方之该基底中。图式简单说明:第一图系绘示传统快闪记忆体之布局图;第二图、第三图与第四图系绘示传统快闪记忆体之制造流程剖面图,且系从第一图I-I剖面方向所得之制造流程剖面图;第五图与第六图系绘示传统快闪记忆体之制造流程剖面图,且系从第一图II-II剖面方向所得之制造流程剖面图;第七图系绘示依据本发明之一较佳实施例之一种快闪记忆体之布局图;第八图至第十二图系绘示依照本发明一较佳实施例的一种快闪记忆体之制造流程剖面图,且系沿着第七图中III-III方向所得之剖面图;以及第十三图系绘示在第十二图的制造步骤中,沿着第七图中IV-IV方向所得之剖面图。 |
