| 主权项 |
1.一种构装用的导线架,该导线架至少包含:支撑杆,该支撑杆具有复数个松弛连杆;复数个外引脚,连接于该支撑杆之上,该复数个外引脚之区域自该导线架平面下凹一深度,使该复数个外引脚与该导线架不共平面;复数个内引脚,分别连接于该复数个外引脚;对准元件,形成于该复数个外引脚之周边,该对准元件之一端连接于该支撑杆;黏着物质,贴附于该复数个内引脚之区域下用以固定该复数个内引脚。2.如申请专利范围第1项之导线架,其中上述之松弛连杆连接于一边轨区,当施以一外力该松弛连杆可以形变作为一缓冲装置。3.如申请专利范围第1项之导线架,更包含至少一引脚,设置于该复数个内引脚之侧,且该至少一引脚之两端连接于该支撑杆之上,而将该附复数内引以环绕于其中。4.如申请专利范围第3项之导线架,其中上述之至少一引脚具有较该复数个内引脚宽之部份,以增加该复数个内引脚黏着于该黏着物质之效果。5.如申请专利范围第4项之导线架,其中上述之至少一引脚做为一电源线或接地线。6.如申请专利范围第5项之导线架,更包含一非耦合电容位于该电源线或接地线之较地线之该复数个内引脚宽之部份。7.如申请专利范围第1项之导线架,其中上述之黏着物质包含一胶带。8.如申请专利范围第1项之导线架,其中上述之复数个内引脚之末端包含有沾锡性物质,其余部份之该复数个内引脚包含有非沾锡性物质。9.如申请专利范围第8项之导线架,其中上述对非沾锡性物质至少包含绿漆。10.如申请专利范围第2项之导线架,其中上述之复数个外引脚具有第一切割部份,用以将该导线架自该海轨区分离。11.如申请专利范围第10项之导线架,其中上述之第一切割部份包含一V形压痕。12.如申请专利范围第10项之导线架,其中经上述第一次切割制程后之第一结果结构,仍包含上述之对准元件且符合测试装置中socket的要求。13.如申请专利范围第1项之导线架,其中上述之每一该外引脚上都有一第二切割部份,在第二切割制程中用来分离该内引脚与该外引脚。14.如申请专利范围第13项之导线架,其中上述之第二切割部份包含一V形压痕。15.如申请专利范围第13项之导线架,其中在上述第二次切割制程后之第二结果结构,具有一趋近晶片之尺寸。16.一种半导体构装,该半导体构装至少包含:具有复数个引脚的导线架;黏着材料,形成一于该引脚下之区域;第一晶片连结于该导线架之主要表面上,经由锡凸块使该第一晶片与该导线架构成电性连结,其中该黏着材料之面积至少大于该第一晶片之面积;且第一化合填入于该第一晶片、该导线架与该锡凸块之间。17.如申请专利范围第16项之半导体构装,更包含一非耦合(decoupling)电容形成于上述导线架之上,且连结至其中之两个该引脚上。18.如申请专利范围第16项之半导体构装,其中上述黏着材料包含一胶带。19.如申请专利范围第16项之半导体构装,更包含一覆盖物形成于上述之第一晶片上。20.如申请专利范围第16项之半导体构装,其中上述之黏着材料其上具有复数个开口,用以曝露该引线的末端。21.如申请专利范围第20项之半导体构装,更包含一第二晶片连结于上述导线架之第二主要表面上,经由该复数个开口与第二导电性凸块,与上述之引脚构成电性连结,其中该第二晶片与上述之第一晶片为面对面配置。22.如申请专利范围第21项之半导体构装,更包含第二化合物填入于上述之第二晶片、上述之导线架与上述之第二导电性凸块之间。23.如申请专利范围第21项之半导体构装,其中上述之黏着材料其上有复数个狭缝,用以曝露引线的末端。24.如申请专利范围第16项之半导体构装,更包含一第三晶片连结于上述导线架之第二主要表面上,且经由复数个狭缝与第二导电性凸块,与上述引脚构成电连接,其中该第三晶片与上述之第一晶片为面对面配置。25.如申请专利范围第24项之半导体构装,更包含第二化合物填入于上述第三晶片、上述导线架与上述第二导电性凸块之间。26.如申请专利范围第16项之半导体构装,更包含:一第四晶片使用黏着材料黏着于上述之第一晶片上;金线接合于上述之引脚,使该第四晶片与该导线架构成电性连接,其中该第四晶片与上述之第一晶片为背对背;且保护盖覆盖于上述之第一晶片和该第四晶片上。27.一种半导体构装,该半导体构装至少包含:一可挠性印刷电路板;引脚形成于该可挠性印刷电路板之边缘;第一晶片连结于该可挠性印刷电路板之第一主要表面上,且经由第一导电性凸块使该第一晶片与该导线架构成电连接;第一化合物填入于该第一晶片、该可挠性印刷电路板与该第一导电性凸块之间。第二晶片连结于该可挠性印刷电路板之第二主要表面上,且经由第二导电性凸块使该第二晶片与该导线架构成电连接;第二化合物填入于第二晶片、该可挠性印刷电路板与该第二导电性凸块之间。28.一种半导体构装,该半导体构装至少包含:一可挠性印刷电路板;导线架形成于该可挠性印刷电路板之边缘;第一晶片连结于该可挠性印刷电路板之第一主要表面上,经由第一导电性凸块使该第一晶片与该导线架构成电连接;第一化合物填入于该第一晶片、该可挠性印刷电路板与该第一导电性凸块之间;第二晶片连结于该可挠性印刷电路板之第二主要表面上,经由第二导电性凸块使该第二晶片与该导线架构成电性耦合;第二化合物填入于第二晶片、该可挠性印刷电路板与该第二导电性凸块之间;且保护盖覆盖于上述之第一晶片和该第二晶片上。29.一种半导体构装,该半导体构装至少包含:具有一第一引脚之第一导线架;第一黏着材料形成于该第一引脚底下之区域;第一晶片连结于第一导线架,经由第一导电凸块使该第一晶片与该第一引脚构成电连接,其中该第一黏着材料之面积至少大于该第一晶片之面积;第一化合物填入于该第一晶片、该第一导线架与该第一导电凸块之间;具有一第二引脚之第二导线架,其中该第一引脚与该第二引脚连接;第二黏着材料形成于该第二引脚底下之区域;第二晶片连结于第二导线架,经由第二导电凸块使该第二晶片与该第二引脚构成电连接,其中该第二黏着材料之面积至少大于该第二晶片之面积;且第二化合物填入于该第二晶片、该第二导线架与该第二导体凸块之间。30.如申请专利范围第29项之半导体构装,更包含一覆盖物形成于上述之第二晶片上。图式简单说明:第一图A与第一图B为习知技术中结构的截面图。第二图为本发明中的导线架。第三图为导线架上内引脚涂有缘漆的部份。第四图为至第五图为本发明中晶片与导线架连结之截面图。第六图为至第七图为构装体中将外脚切割之步骤。第八图A至第八图C显示本发明中之面对面构装。第九图显示本发明中之背对背构装。第十图A和第十图B为发明中使用弹性印刷电路板之另一实施例。第十一图为本发明中一三维构装之截面图。第十二图为本发明中使用一覆盖物于构装体上之实施例。 |
